{"id":101722,"date":"2021-10-22T10:23:30","date_gmt":"2021-10-22T08:23:30","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/kompaniya-sifive-predstavila-yadro-risc-v-operezhayushhee-po-proizvoditelnosti-arm-cortex-a78"},"modified":"2021-10-22T10:23:30","modified_gmt":"2021-10-22T08:23:30","slug":"kompaniya-sifive-predstavila-yadro-risc-v-operezhayushhee-po-proizvoditelnosti-arm-cortex-a78","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pt\/blog\/news\/kompaniya-sifive-predstavila-yadro-risc-v-operezhayushhee-po-proizvoditelnosti-arm-cortex-a78","title":{"rendered":"A SiFive apresentou um n\u00facleo RISC-V que supera o desempenho do ARM Cortex-A78","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
A empresa SiFive, fundada pelos criadores da arquitetura de conjunto de instru\u00e7\u00f5es RISC-V e que na sua \u00e9poca desenvolveu o primeiro prot\u00f3tipo de processador baseado em RISC-V, apresentou um novo n\u00facleo de CPU RISC-V na linha SiFive Performance, que \u00e9 50% mais r\u00e1pido do que o antigo n\u00facleo topo de linha P550 e supera, em desempenho, o ARM Cortex-A78, o processador mais poderoso baseado na arquitetura ARM. Os SoCs baseados neste novo n\u00facleo s\u00e3o direcionados principalmente a sistemas de servidores e esta\u00e7\u00f5es de trabalho, mas tamb\u00e9m \u00e9 poss\u00edvel desenvolver vers\u00f5es compactas para dispositivos m\u00f3veis e embutidos. <\/p>\n
Foi declarado que, em compara\u00e7\u00e3o com o P550, o novo n\u00facleo de processador SiFive cont\u00e9m 16 MB de cache L3 em vez de 4 MB, pode combinar at\u00e9 16 n\u00facleos em um \u00fanico chip em vez de 4, opera em frequ\u00eancias de at\u00e9 3.5GHz em vez de 2.4GHz, suporta mem\u00f3ria DDR5 e barramento PCI-Express 5.0. A arquitetura geral do novo n\u00facleo \u00e9 semelhante \u00e0 do P550 e tamb\u00e9m possui um car\u00e1ter modular, permitindo adicionar blocos adicionais com aceleradores especializados ou GPUs aos SoCs. Detalhes devem ser publicados em dezembro, e os dados RTL prontos para experimenta\u00e7\u00e3o em FPGA ser\u00e3o divulgados no pr\u00f3ximo ano. <\/p>\n
O RISC-V oferece um sistema aberto e flex\u00edvel de instru\u00e7\u00f5es de m\u00e1quina, permitindo a cria\u00e7\u00e3o de SoCs e microprocessadores completamente abertos para uma variedade de aplica\u00e7\u00f5es, sem exigir royalties ou impor condi\u00e7\u00f5es para o uso. Atualmente, com base na especifica\u00e7\u00e3o RISC-V, diferentes empresas e comunidades est\u00e3o desenvolvendo 111 variantes de n\u00facleos de microprocessadores sob diversas licen\u00e7as abertas (BSD, MIT, Apache 2.0), 31 plataformas, 12 SoCs e 12 produtos prontos. \n Fonte: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"