{"id":103469,"date":"2022-03-03T15:36:38","date_gmt":"2022-03-03T13:36:39","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/intel-amd-i-arm-predstavili-ucie-otkrytyj-standart-dlya-chipletov"},"modified":"2022-03-03T15:36:38","modified_gmt":"2022-03-03T13:36:39","slug":"intel-amd-i-arm-predstavili-ucie-otkrytyj-standart-dlya-chipletov","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pt\/blog\/news\/intel-amd-i-arm-predstavili-ucie-otkrytyj-standart-dlya-chipletov","title":{"rendered":"Intel, AMD e ARM apresentaram o UCIe, um padr\u00e3o aberto para chiplets","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Foi anunciada a forma\u00e7\u00e3o do cons\u00f3rcio UCIe (Universal Chiplet Interconnect Express), com o objetivo de desenvolver especifica\u00e7\u00f5es abertas e criar um ecossistema para a tecnologia de chiplets. Chiplets permitem a cria\u00e7\u00e3o de circuitos integrados h\u00edbridos combinados (m\u00f3dulos multichip), formados por blocos semicondutores independentes, n\u00e3o atrelados a um \u00fanico fabricante e que interagem entre si por meio de uma interface de alta velocidade padr\u00e3o UCIe.
<\/center> <\/p>\n
Para desenvolver uma solu\u00e7\u00e3o especializada, como a cria\u00e7\u00e3o de um processador com acelerador embutido para aprendizado de m\u00e1quina ou processamento de opera\u00e7\u00f5es de rede, utilizando UCIe, basta empregar chiplets existentes com n\u00facleos de processamento ou aceleradores oferecidos por diferentes fabricantes. Se n\u00e3o houver solu\u00e7\u00f5es padr\u00e3o dispon\u00edveis, \u00e9 poss\u00edvel criar um chiplet pr\u00f3prio com a funcionalidade necess\u00e1ria, aplicando as tecnologias e solu\u00e7\u00f5es que forem mais convenientes. <\/p>\n
Ap\u00f3s isso, basta combinar os chiplets selecionados usando uma montagem em bloco no estilo LEGO (a tecnologia proposta lembra o uso de placas PCIe para montar o interior de um computador, mas apenas a n\u00edvel de circuitos integrados). A troca de dados e a intera\u00e7\u00e3o entre os chiplets ocorre por meio de uma interface de alta velocidade UCIe, e para a montagem dos blocos \u00e9 aplicada a paradigma de 'sistema em pacote' (SoP, system-on-package) em vez de 'sistema em chip' (SoC, system-on-chip). <\/p>\n
Em compara\u00e7\u00e3o com SoC, a tecnologia dos chiplets permite a cria\u00e7\u00e3o de blocos semicondutores intercambi\u00e1veis e reutiliz\u00e1veis, que podem ser aplicados em diferentes dispositivos, reduzindo significativamente o custo de desenvolvimento de chips. Em sistemas baseados em chiplets, diversas arquiteturas e processos de fabrica\u00e7\u00e3o podem ser combinados \u2014 como cada chiplet funciona de forma independente, interagindo atrav\u00e9s de interfaces padr\u00e3o, \u00e9 poss\u00edvel combinar blocos com diferentes arquiteturas de conjunto de instru\u00e7\u00f5es (ISA), como RISC-V, ARM e x86, em um \u00fanico produto. O uso de chiplets tamb\u00e9m simplifica os testes \u2014 cada chiplet pode ser testado separadamente antes da integra\u00e7\u00e3o na solu\u00e7\u00e3o final.
<\/center> <\/p>\n
A iniciativa para promover a tecnologia de chiplets tem o apoio das empresas Intel, AMD, ARM, Qualcomm, Samsung, ASE (Advanced Semiconductor Engineering), Google Cloud, Meta\/Facebook, Microsoft e Taiwan Semiconductor Manufacturing Company. Foi apresentada ao p\u00fablico uma especifica\u00e7\u00e3o aberta UCIe 1.0, que padroniza os m\u00e9todos de interconex\u00e3o de circuitos integrados em uma base comum, pilha de protocolos, modelo de software e processo de teste. Entre as interfaces de conex\u00e3o para chiplets, h\u00e1 suporte para PCIe (PCI Express) e CXL (Compute Express Link). \n Fonte: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"
![\"Intel,](\"\/wp-content\/uploads\/2022\/03\/df0a0fc13f353218153a6a7017a9df14.jpg\")
<\/center> <\/p>\n![\"Intel,](\"\/wp-content\/uploads\/2022\/03\/35be0baf53df78c988a109496152cf89.jpg\")
<\/center> <\/p>\n