{"id":115783,"date":"2024-05-15T02:59:19","date_gmt":"2024-05-15T00:59:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2024-05-15T02:59:19","modified_gmt":"2024-05-15T00:59:20","slug":"opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pt\/blog\/news\/opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"Publicada a vers\u00e3o Vortex 2.1, um GPGPU aberto baseado na arquitetura RISC-V","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Foi publicada uma nova edi\u00e7\u00e3o do projeto Vortex, que desenvolve um GPGPU baseado na arquitetura de conjunto de instru\u00e7\u00f5es RISC-V, projetado para a execu\u00e7\u00e3o de c\u00e1lculos paralelos utilizando a API OpenCL e o modelo de execu\u00e7\u00e3o SIMT (Single Instruction, Multiple Threads). O projeto tamb\u00e9m pode ser utilizado em pesquisas na \u00e1rea de gr\u00e1ficos 3D e no desenvolvimento de novas arquiteturas de GPU. Os esquemas, descri\u00e7\u00f5es de blocos de hardware em Verilog, simuladores, drivers e documenta\u00e7\u00e3o de projeto associada s\u00e3o distribu\u00eddos sob a licen\u00e7a Apache 2.0. <\/p>\n
A base do GPGPU \u00e9 o ISA t\u00edpico RISC-V, expandido com algumas instru\u00e7\u00f5es adicionais necess\u00e1rias para suportar fun\u00e7\u00f5es de GPU e gerenciamento de fluxos. As altera\u00e7\u00f5es na arquitetura do conjunto de instru\u00e7\u00f5es RISC-V foram minimizadas e, sempre que poss\u00edvel, utiliza-se as instru\u00e7\u00f5es vetoriais j\u00e1 existentes. Uma abordagem semelhante \u00e9 aplicada no projeto RV64X, que tamb\u00e9m desenvolve uma GPU aberta baseada em tecnologias RISC-V. <\/p>\n
<\/center> <\/p>\n
Principais caracter\u00edsticas do Vortex: <\/p>\n
\n
Suporte para arquiteturas de conjunto de instru\u00e7\u00f5es RISC-V de 32 e 64 bits RV32IMF e RV64IMAFD. <\/li>\n
N\u00famero configur\u00e1vel de n\u00facleos, blocos de tarefas (warps) e threads. <\/li>\n
N\u00famero configur\u00e1vel de ALU, FPU, LSU e SFU para cada n\u00facleo. <\/li>\n
Largura de emiss\u00e3o do pipeline configur\u00e1vel. <\/li>\n
Mem\u00f3ria compartilhada opcional e caches nos n\u00edveis L1, L2 e L3. <\/li>\n
Suporte para a especifica\u00e7\u00e3o OpenCL 1.2. <\/li>\n
Possibilidade de implementa\u00e7\u00e3o em FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 e Xilinx Versal VCK5000. <\/li>\n
Instru\u00e7\u00f5es avan\u00e7adas: \u00abtex\u00bb para acelerar o processamento de texturas, vx_rast para gerenciar a rasteriza\u00e7\u00e3o, vx_rop para o processamento de fragmentos, profundidades e transpar\u00eancia, vx_imadd para executar a opera\u00e7\u00e3o \u00abmultiplicar e somar\u00bb, vx_wspawn, vx_tmc e vx_bar para ativar frentes de instru\u00e7\u00f5es e threads nelas (wavefront, conjunto de threads, executados paralelamente pelo SIMD Engine), vx_split e vx_join. <\/li>\n
Suporte para representa\u00e7\u00e3o intermedi\u00e1ria de shaders SPIR-V realizada atrav\u00e9s de tradu\u00e7\u00e3o para OpenCL. <\/li>\n
Para o desenvolvimento de aplica\u00e7\u00f5es, est\u00e1 dispon\u00edvel um conjunto de ferramentas que inclui vers\u00f5es adaptadas para trabalhar com Vortex do PoCL (compilador e runtime OpenCL), LLVM\/Clang, GCC e Binutils. <\/li>\n
Suporte para simula\u00e7\u00e3o do funcionamento do chip utilizando Verilator (simulador Verilog), RTLSIM (simula\u00e7\u00e3o RTL) e SimX (simula\u00e7\u00e3o em software). <\/li>\n<\/ul>\n
Para gr\u00e1ficos com tecnologias Vortex, est\u00e1 sendo desenvolvido o GPU Skybox aberto, que suporta a API gr\u00e1fica Vulkan. O prot\u00f3tipo do Skybox, criado com a FPGA Altera Stratix 10 e incluindo 32 n\u00facleos (512 threads), permitiu alcan\u00e7ar uma taxa de preenchimento de 3,7 gigapixels por segundo (29,4 gigatransa\u00e7\u00f5es por segundo) a uma frequ\u00eancia de 230 MHz. Ressalta-se que este \u00e9 o primeiro GPU aberto com implementa\u00e7\u00e3o de software e hardware que suporta Vulkan. <\/p>\n
Entre as mudan\u00e7as na vers\u00e3o Vortex 2.1: <\/p>\n
\n
Adicionada a API spawn_taskgroups para executar n\u00facleos que utilizam mem\u00f3ria local e suportam a defini\u00e7\u00e3o de barreiras de mem\u00f3ria.\n
Proposta uma nova extens\u00e3o para cria\u00e7\u00e3o de n\u00facleos bin\u00e1rios reloc\u00e1veis (relocatable).\n
Novas chamadas vx_mem_reserve, vx_mem_access e vx_mem_address foram adicionadas \u00e0 API de gerenciamento de mem\u00f3ria.\n
Adicionada uma nova API de runtime vx_check_occupancy.\n
Adicionada uma op\u00e7\u00e3o ao driver para GPU para verificar testes OpenCL em uma GPU local.\n
Adicionados testes OpenCL que utilizam mem\u00f3ria local (psum, sgemm2, sgemm3).\n
Adapta\u00e7\u00f5es espec\u00edficas para Vortex foram adicionadas \u00e0s edi\u00e7\u00f5es das bibliotecas libc e librt.\n
Suporte adicionado para a fus\u00e3o de blocos de mem\u00f3ria livres adjacentes (memory coalescing).\n
Otimiza\u00e7\u00e3o da microarquitetura realizada.\n
Adicionado um novo script de montagem que separa os arquivos fonte do diret\u00f3rio de montagem. <\/ul>\n
![\"Publicada](\"\/wp-content\/uploads\/2024\/05\/9c4aeaf2db642809b7a6cf81b210833a.png\")
<\/center> <\/p>\n