{"id":138893,"date":"2025-07-09T23:11:55","date_gmt":"2025-07-09T21:11:55","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd"},"modified":"2025-07-09T23:11:55","modified_gmt":"2025-07-09T21:11:55","slug":"ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pt\/blog\/news\/ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd","title":{"rendered":"Ataque TSA, resultando em vazamento de informa\u00e7\u00f5es de estruturas microarquitet\u00f4nicas da CPU AMD.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
A empresa AMD revelou informa\u00e7\u00f5es sobre uma nova classe de ataques de microarquitetura em seus processadores \u2014 TSA (Transient Scheduler Attack). O ataque permite que um agente mal-intencionado contorne os mecanismos de isolamento da CPU e determine dados processados em outros contextos, como, por exemplo, identificar informa\u00e7\u00f5es processadas em n\u00edvel de kernel a partir do espa\u00e7o do usu\u00e1rio ou obter dados de um sistema convidado usados em outro sistema convidado. <\/p>\n
As vulnerabilidades foram identificadas durante o desenvolvimento de uma ferramenta criada por pesquisadores da Microsoft e da ETH Zurich para testar a microarquitetura de isolamento entre diferentes zonas de controle de acesso, como o n\u00facleo, m\u00e1quinas virtuais e processos. <\/p>\n
O m\u00e9todo de ataque \u00e9 baseado na depend\u00eancia do tempo de execu\u00e7\u00e3o de algumas instru\u00e7\u00f5es relativos ao estado das estruturas microarquitet\u00f4nicas. Quando o processador aguarda a conclus\u00e3o r\u00e1pida de uma instru\u00e7\u00e3o de leitura de dados da mem\u00f3ria (por exemplo, supondo que os dados est\u00e3o no cache L1), mas n\u00e3o consegue obter os dados com sucesso, ocorre um estado de 'conclus\u00e3o falsa' da instru\u00e7\u00e3o (false completion). Neste caso, o processador, antes mesmo de determinar esse estado, pode agendar a execu\u00e7\u00e3o especulativa de outras opera\u00e7\u00f5es que dependem do resultado da execu\u00e7\u00e3o da instru\u00e7\u00e3o de carregamento da mem\u00f3ria. <\/p>\n
Como o carregamento n\u00e3o foi conclu\u00eddo, os dados associados s\u00e3o considerados inv\u00e1lidos pelo processador, e a opera\u00e7\u00e3o de carregamento \u00e9 repetida posteriormente. As opera\u00e7\u00f5es dependentes tamb\u00e9m s\u00e3o repetidas ap\u00f3s a disponibilidade dos dados corretos. Durante esse processo, o descarte do pipeline ap\u00f3s a execu\u00e7\u00e3o da instru\u00e7\u00e3o para a qual o estado de 'conclus\u00e3o falsa' foi registrado n\u00e3o \u00e9 realizado, e dados incorretos podem ser direcionados para opera\u00e7\u00f5es dependentes. <\/p>\n
A execu\u00e7\u00e3o de tais opera\u00e7\u00f5es n\u00e3o altera o estado do cache e do TLB (Translation Lookaside Buffer), ou seja, os dados n\u00e3o podem ser recuperados por m\u00e9todos tradicionais de determina\u00e7\u00e3o do estado do cache. No entanto, esses dados influenciam o tempo de execu\u00e7\u00e3o de outras instru\u00e7\u00f5es. A an\u00e1lise do tempo de execu\u00e7\u00e3o pode ser utilizada como uma fonte de vazamento de informa\u00e7\u00f5es das estruturas microarquitet\u00f4nicas, que permanecem ap\u00f3s a execu\u00e7\u00e3o especulativa de outras opera\u00e7\u00f5es. <\/p>\n
Dependendo da fonte de extra\u00e7\u00e3o dos dados residuais, foram identificadas duas vulnerabilidades: <\/p>\n
\n
CVE-2024-36350 (TSA-SQ \u2014 TSA Store Queue) \u2014 vazamento do buffer de armazenamento tempor\u00e1rio das opera\u00e7\u00f5es de grava\u00e7\u00e3o (Store Queue), permitindo determinar o resultado das instru\u00e7\u00f5es de grava\u00e7\u00e3o na mem\u00f3ria.\n
CVE-2024-36357 (TSA-L1 \u2014 TSA L1 Data Cache) \u2014 vazamento atrav\u00e9s do cache L1D. <\/ul>\n
As vulnerabilidades se manifestam na fam\u00edlia de processadores AMD (Fam19h) baseados nas microarquiteturas Zen 3 e Zen 4. Por exemplo, o problema est\u00e1 presente nas s\u00e9ries de CPU AMD Ryzen 5000\/6000\/7000\/8000, AMD EPYC Milan\/Milan-X\/Genoa\/Genoa-X\/Bergamo\/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003\/8004\/9004\/97X4, AMD Ryzen Embedded 5000\/7000\/V3000. <\/p>\n
As altera\u00e7\u00f5es necess\u00e1rias para bloquear a vulnerabilidade foram inclu\u00eddas na atualiza\u00e7\u00e3o de microc\u00f3digo de dezembro e nos firmwares PI (Platform Initialization) enviados aos fabricantes OEM. Os patches para prote\u00e7\u00e3o contra a vulnerabilidade foram entregues para inclus\u00e3o no n\u00facleo do Linux (para desativar a prote\u00e7\u00e3o que afeta negativamente o desempenho, est\u00e1 dispon\u00edvel a op\u00e7\u00e3o de linha de comando do n\u00facleo 'tsa=off'). A corre\u00e7\u00e3o tamb\u00e9m foi adicionada ao hipervisor Xen. \u00c9 necess\u00e1rio ter simultaneamente a atualiza\u00e7\u00e3o de microc\u00f3digo e a ativa\u00e7\u00e3o do modo de prote\u00e7\u00e3o em n\u00edvel de n\u00facleo ou hipervisor para bloquear a vulnerabilidade. \n Fonte: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"