{"id":156210,"date":"2026-02-01T23:12:51","date_gmt":"2026-02-01T21:12:54","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4"},"modified":"2026-02-02T16:58:05","modified_gmt":"2026-02-02T14:58:05","slug":"intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pt\/blog\/news\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","title":{"rendered":"A Intel apresentou um prot\u00f3tipo de um enorme chip de IA com quatro blocos l\u00f3gicos e 12 pilhas de HBM4","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

A Intel Foundry lan\u00e7ou um documento promocional<\/a>, que descreve em detalhes as solu\u00e7\u00f5es avan\u00e7adas da empresa no desenvolvimento e implementa\u00e7\u00e3o de hardware para aplica\u00e7\u00f5es de intelig\u00eancia artificial e computa\u00e7\u00e3o de alto desempenho. A Intel tamb\u00e9m apresentou um \"prot\u00f3tipo de chip para IA\", mostrando as capacidades atuais da empresa em encapsulamento.<\/p>\n

<\/center>\"A<\/p>\n

A Intel mostrou um sistema em um pacote (SiP) do tamanho de oito fotom\u00e1scaras de chips padr\u00e3o, incluindo quatro blocos l\u00f3gicos, 12 pilhas HBM4 e dois blocos de entrada e sa\u00edda. Diferentemente do conceito em grande escala com 16 blocos l\u00f3gicos e 24 pilhas HBM5, apresentado pela empresa<\/a> no m\u00eas passado, este sistema \u00e9 realmente vi\u00e1vel para produ\u00e7\u00e3o j\u00e1 hoje.<\/p>\n

\u00c9 importante notar que a Intel Foundry n\u00e3o mostrou um acelerador de IA funcional, mas sim um \"prot\u00f3tipo de chip para IA\", demonstrando como \u00e9 poss\u00edvel criar fisicamente (ou, mais precisamente, montar) futuros processadores para IA e computa\u00e7\u00e3o de alto desempenho. A Intel apresenta todo o m\u00e9todo de constru\u00e7\u00e3o, que une grandes blocos computacionais, pilhas de mem\u00f3ria de alta velocidade, interconex\u00f5es interchip de ultra alta velocidade e novas tecnologias de alimenta\u00e7\u00e3o em um \u00fanico encapsulamento avan\u00e7ado. Este encapsulamento \u00e9 significativamente diferente do que empresas como a TSMC oferecem hoje. A Intel quer mostrar que os processadores de pr\u00f3xima gera\u00e7\u00e3o para IA de alto desempenho podem ter uma estrutura de m\u00faltiplos chips, e a Intel Foundry j\u00e1 \u00e9 capaz de produzi-los.<\/p>\n

A plataforma demonstrada \u00e9 baseada em quatro grandes blocos l\u00f3gicos, presumivelmente constru\u00eddos no processo tecnol\u00f3gico Intel 18A (portanto, com transistores RibbonFET com gate circular e sistema de alimenta\u00e7\u00e3o PowerVia na parte traseira), que s\u00e3o cercados por pilhas de mem\u00f3ria HBM4 e blocos de entrada e sa\u00edda. Todos os elementos principais est\u00e3o presumivelmente conectados por pontes EMIB-T 2.5D, incorporadas diretamente no substrato do pacote. A Intel utiliza a tecnologia de interface entre chips EMIB-T, que adiciona furos de passagem de sil\u00edcio dentro das pontes, permitindo que a energia e os sinais fluam tanto vertical quanto horizontalmente, maximizando a densidade de interconex\u00f5es e fornecimento de energia. A plataforma \u00e9 projetada para interfaces interchip UCIe, operando a velocidades de 32 GT\/s ou mais, que aparentemente tamb\u00e9m s\u00e3o usadas para conectar as pilhas C-HBM4E.<\/p>\n

\"A<\/p>\n

O prot\u00f3tipo do chip tamb\u00e9m demonstra a transi\u00e7\u00e3o da Intel para montagem vertical. O roadmap dos processos tecnol\u00f3gicos da empresa inclui a tecnologia Intel 18A-PT, desenvolvida especificamente para chiplets, que pressup\u00f5em a coloca\u00e7\u00e3o de outros cristais l\u00f3gicos ou mem\u00f3ria acima. Consequentemente, os chiplets devem ter fornecimento de energia na parte traseira, al\u00e9m de utilizar interconex\u00f5es por passagem e h\u00edbridas. No caso do \"prot\u00f3tipo do processador de IA\", os cristais b\u00e1sicos 18A-PT est\u00e3o posicionados sob os cristais computacionais 18A\/18A-P e atuam como grandes chips de cache ou desempenham outra fun\u00e7\u00e3o auxiliar. Para a conex\u00e3o vertical dos chiplets, a Intel utiliza a fam\u00edlia de tecnologias de embalagem Foveros \u2014 Foveros 2.5D, Foveros-R e Foveros Direct 3D. Elas permitem a implementa\u00e7\u00e3o de uma conex\u00e3o de cobre de passos finos entre os cristais ativos para garantir a m\u00e1xima largura de banda e efici\u00eancia energ\u00e9tica dos cristais superiores. Junto com as pontes EMIB, esses m\u00e9todos permitem \u00e0 Intel criar uma montagem h\u00edbrida lateral-vertical, que a empresa posiciona como uma alternativa aos grandes interposers de sil\u00edcio com maior fator de uso de wafer e rendimento de produtos vi\u00e1veis.<\/p>\n

Para aceleradores de IA multichip e c\u00e1lculos de alto desempenho, a principal limita\u00e7\u00e3o de design \u00e9 a alimenta\u00e7\u00e3o. Com esse objetivo, a plataforma Intel deve integrar todas as inova\u00e7\u00f5es recentes da Intel em efici\u00eancia energ\u00e9tica, incluindo PowerVia, capacitores integrados Omni MIM, desacoplamento em n\u00edvel de ponte no EMIB-T, capacitores eDTC e eMIM-T no chip base, al\u00e9m de indutores CoaxMIL integrados para suportar reguladores de tens\u00e3o semi-integrados (IVR) localizados sob cada pilha e sob o pr\u00f3prio pacote (ao contr\u00e1rio do IVR no caso do CoWoS-L da TSMC, que faz parte do interposer). Esta rede em m\u00faltiplas camadas visa suportar uma corrente est\u00e1vel em cargas de trabalho de IA generativa sem reduzir o n\u00edvel de tens\u00e3o.<\/p>\n

Com sua demonstra\u00e7\u00e3o, a Intel claramente tenta atrair clientes. At\u00e9 o momento, n\u00e3o se sabe se o acelerador de IA de pr\u00f3xima gera\u00e7\u00e3o codificado como Jaguar Shores, cujo lan\u00e7amento est\u00e1 previsto para 2027, usar\u00e1 a arquitetura que a Intel demonstra hoje.<\/p>\n

Fonte:<\/strong><\/p>\n