{"id":181998,"date":"2026-06-10T02:48:19","date_gmt":"2026-06-10T00:48:19","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/opublikovan-vortex-3-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2026-06-10T02:48:19","modified_gmt":"2026-06-10T00:48:19","slug":"opublikovan-vortex-3-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pt\/blog\/news\/opublikovan-vortex-3-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"Publicado o Vortex 3.0, um GPGPU aberto baseado na arquitetura RISC-V","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Est\u00e1 dispon\u00edvel a vers\u00e3o do projeto Vortex 3.0, que desenvolve um GPGPU baseado na arquitetura do conjunto de instru\u00e7\u00f5es RISC-V, projetado para realizar c\u00e1lculos paralelos utilizando a API OpenCL e o modelo de execu\u00e7\u00e3o SIMT (Single Instruction, Multiple Threads). O projeto tamb\u00e9m pode ser utilizado em pesquisas na \u00e1rea de gr\u00e1ficos 3D e no desenvolvimento de novas arquiteturas de GPU. Diagramas, descri\u00e7\u00f5es de blocos de hardware em Verilog, simuladores, drivers e documenta\u00e7\u00e3o do projeto s\u00e3o distribu\u00eddos sob a licen\u00e7a Apache 2.0. <\/p>\n

A base do GPGPU \u00e9 um ISA RISC-V padr\u00e3o, ampliado com instru\u00e7\u00f5es adicionais para suportar fun\u00e7\u00f5es de GPU e gerenciar fluxos. As mudan\u00e7as na arquitetura do conjunto de instru\u00e7\u00f5es RISC-V s\u00e3o minimizadas e, quando poss\u00edvel, utilizam instru\u00e7\u00f5es vetoriais j\u00e1 existentes. Entre as instru\u00e7\u00f5es adicionais est\u00e3o: «tex» para acelerar o processamento de texturas; vx_rast para controle de rasteriza\u00e7\u00e3o, vx_rop para processamento de fragmentos, profundidade e transpar\u00eancia; vx_imadd para realizar a opera\u00e7\u00e3o «multiplicar e somar»; vx_wspawn, vx_split, vx_join, vx_tmc e vx_bar para ativar grupos de threads (wavefront), executados em paralelo pelo SIMD Engine. <\/p>\n

<\/center><\/p>\n

O GPGPU em desenvolvimento suporta arquiteturas de 32 e 64 bits do conjunto de instru\u00e7\u00f5es RISC-V RV32IMF e RV64IMAFD, e pode incluir mem\u00f3ria compartilhada opcional, caches de n\u00edveis L1, L2 e L3, assim como um n\u00famero configur\u00e1vel de n\u00facleos, blocos de tarefas (warps) e fluxos. Para cada n\u00facleo, h\u00e1 a op\u00e7\u00e3o de ativar um n\u00famero configur\u00e1vel de ALU, FPU, LSU e SFU. Para cria\u00e7\u00e3o de prot\u00f3tipos, podem ser utilizados FPGAs da Xilinx e Altera, e para simula\u00e7\u00e3o do funcionamento do chip, Verilator (simulador Verilog), RTLSIM (simula\u00e7\u00e3o RTL) e SimX (simula\u00e7\u00e3o de software) podem ser aplicados.<\/p>\n

Para o desenvolvimento de aplica\u00e7\u00f5es, \u00e9 oferecido um conjunto de ferramentas, incluindo vers\u00f5es adaptadas do PoCL (compilador e runtime OpenCL) para trabalhar com o Vortex, LLVM\/Clang, GCC e Binutils. O projeto suporta a especifica\u00e7\u00e3o OpenCL 1.2 e, atrav\u00e9s da tradu\u00e7\u00e3o para OpenCL, implementa suporte para a representa\u00e7\u00e3o intermedi\u00e1ria de shaders SPIR-V. <\/p>\n

Entre as mudan\u00e7as no Vortex 3.0:<\/p>\n