{"id":182307,"date":"2026-06-24T20:48:35","date_gmt":"2026-06-24T18:48:35","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/odnostrochnoe-izmenenie-v-gcc-privelo-k-uskoreniyu-na-12-v-odnom-teste-i-zamedleniyu-na-14-v-drugom"},"modified":"2026-06-24T20:48:35","modified_gmt":"2026-06-24T18:48:35","slug":"odnostrochnoe-izmenenie-v-gcc-privelo-k-uskoreniyu-na-12-v-odnom-teste-i-zamedleniyu-na-14-v-drugom","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pt\/blog\/news\/odnostrochnoe-izmenenie-v-gcc-privelo-k-uskoreniyu-na-12-v-odnom-teste-i-zamedleniyu-na-14-v-drugom","title":{"rendered":"Uma altera\u00e7\u00e3o de uma linha no GCC resultou em um aumento de 12% em um teste e uma diminui\u00e7\u00e3o de 14% em outro.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Um engenheiro da Intel fez uma altera\u00e7\u00e3o de uma linha no conjunto de compiladores GCC, que aumenta o impacto de previs\u00f5es de ramifica\u00e7\u00e3o incorretas em processadores x86. A altera\u00e7\u00e3o possibilitou um aumento no desempenho do c\u00f3digo gerado durante o teste 544.nab_r em 12,7% com as otimiza\u00e7\u00f5es \u00ab-O2 -mtune=graniterapids\u00bb ativadas para CPU Intel Granite Rapids\/Xeon 6 e em 12,1% com as otimiza\u00e7\u00f5es \u00ab-O2 -mtune=znver5\u00bb em CPU AMD Zen5.<\/p>\n
Alterar o peso de \u00abCOSTS_N_INSNS (2)\u00bb para \u00abCOSTS_N_INSNS (2) + 3\u00bb aumenta a import\u00e2ncia do erro de previs\u00e3o de 2 para 5 instru\u00e7\u00f5es condicionais, refletindo melhor as caracter\u00edsticas dos pipelines em CPUs modernas, onde erros de previs\u00e3o de ramifica\u00e7\u00e3o s\u00e3o mais onerosos. Essa altera\u00e7\u00e3o de peso for\u00e7a o compilador a transformar express\u00f5es \u00abif\u00bb em comandos condicionais sem saltos, como CMOV, que eliminam interrup\u00e7\u00f5es devido a previs\u00f5es de ramifica\u00e7\u00e3o incorretas, causadas pela necessidade de redefinir o estado do pipeline. Anteriormente, o peso \u00abCOSTS_N_INSNS (2) + 3\u00bb era especificado no GCC apenas para processadores Intel Ice Lake e Alder Lake, e agora foi estabelecido para o perfil gen\u00e9rico de processadores x86.<\/p>\n
Notavelmente, ap\u00f3s a aceita\u00e7\u00e3o do patch, uma regress\u00e3o surgiu, fazendo com que o teste \u00abHint\u00bb fosse executado 30% mais lentamente em uma das compila\u00e7\u00f5es de um desenvolvedor do GCC com as op\u00e7\u00f5es \u00ab-march=generic -mtune=znver5\u00bb e \u00ab-march=generic -mtune=graniterapids\u00bb. O desempenho nos testes SPEC2017 e SPEC2026 ap\u00f3s a altera\u00e7\u00e3o permaneceu inalterado. A exist\u00eancia da regress\u00e3o foi confirmada pelo autor do commit original, que relatou que a desacelera\u00e7\u00e3o do teste Hint \u00e9 de 14% ao compilar com as op\u00e7\u00f5es \u00ab-O2 -mtune=generic -march=x86-64-v3\u00bb. <\/p>\n
A desacelera\u00e7\u00e3o \u00e9 explicada pelo fato de que o c\u00f3digo do teste Hint possui apenas uma constru\u00e7\u00e3o condicional, que \u00e9 convertida pelo GCC em uma representa\u00e7\u00e3o baseada em CMOV. Essa constru\u00e7\u00e3o \u00e9 executada com bastante raridade (em 3%) e sua otimiza\u00e7\u00e3o n\u00e3o afeta o desempenho. Ao mesmo tempo, a mudan\u00e7a no modo de gera\u00e7\u00e3o de c\u00f3digo resultou em um efeito colateral que desacelerou a execu\u00e7\u00e3o de um c\u00f3digo que \u00e9 executado com mais frequ\u00eancia. \n Fonte: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"