{"id":30031,"date":"2019-10-31T21:33:20","date_gmt":"2019-10-31T18:33:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/linux-foundation-zajmetsya-open-source-chipami\/"},"modified":"2019-10-31T21:33:20","modified_gmt":"2019-10-31T18:33:20","slug":"linux-foundation-zajmetsya-open-source-chipami","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pt\/blog\/linux-foundation-zajmetsya-open-source-chipami","title":{"rendered":"A Linux Foundation se dedicar\u00e1 a chips de c\u00f3digo aberto","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

A Linux Foundation abriu uma nova iniciativa \u2014 CHIPS Alliance. No \u00e2mbito deste projeto, a organiza\u00e7\u00e3o ir\u00e1 desenvolver um sistema livre baseado na arquitetura RISC-V e em tecnologias para a cria\u00e7\u00e3o de processadores baseados nela. Vamos detalhar o que est\u00e1 acontecendo nesta \u00e1rea.<\/p>\n

\"A<\/a><\/noindex><\/a><\/noindex>
\n\/ \u0444\u043e\u0442\u043e Gareth Halfacree<\/a><\/noindex> CC BY-SA<\/a><\/noindex><\/i><\/p>\n

Por que surgiu a CHIPS Alliance<\/h2>\n

\nOs patches que protegem contra Meltdown e Spectre, em alguns casos reduzem o desempenho<\/a><\/noindex> dos servidores em 50%. Ao mesmo tempo, novas varia\u00e7\u00f5es de vulnerabilidades relacionadas \u00e0 execu\u00e7\u00e3o especulativa de instru\u00e7\u00f5es continuam a surgir. Uma delas foi identificada no in\u00edcio de mar\u00e7o<\/a><\/noindex> \u2014 especialistas em seguran\u00e7a a chamaram de Spoiler. Essa situa\u00e7\u00e3o influencia a desativaram<\/a><\/noindex> necessidade de revisar as solu\u00e7\u00f5es de hardware existentes e as abordagens para seu desenvolvimento. Em particular, a Intel j\u00e1 est\u00e1 preparando<\/a><\/noindex> uma nova arquitetura para seus processadores, que n\u00e3o ser\u00e1 afetada por Meltdown e Spectre.<\/p>\n

A Linux Foundation tamb\u00e9m n\u00e3o ficou de fora. A organiza\u00e7\u00e3o lan\u00e7ou sua pr\u00f3pria iniciativa \u2014 CHIPS Alliance \u2014 cujos participantes se dedicar\u00e3o ao desenvolvimento de processadores baseados na arquitetura RISC-V.<\/p>\n

Quais projetos j\u00e1 est\u00e3o sendo desenvolvidos<\/h2>\n

<\/p>\n

Na lista de participantes da CHIPS Alliance est\u00e3o Google, Western Digital (WD) e SiFive. Cada uma delas apresentou suas pr\u00f3prias cria\u00e7\u00f5es. Vamos falar sobre algumas delas.<\/p><\/blockquote>\n

<\/p>\n

RISCV-DV<\/h5>\n

\nO gigante de TI de busca transferiu para o c\u00f3digo aberto uma plataforma para testar processadores baseados em RISC-V. A solu\u00e7\u00e3o gera aleatoriamente instru\u00e7\u00f5es<\/a><\/noindex> que permitem<\/a><\/noindex> verificam a funcionalidade do dispositivo: testam processos de transi\u00e7\u00e3o, pilhas de chamadas, registros CSR e outros.<\/a><\/noindex>assim \u00e9 como looks uma classe<\/p>\n

Por exemplo, , respons\u00e1vel pela execu\u00e7\u00e3o de um teste b\u00e1sico de instru\u00e7\u00f5es aritm\u00e9ticas:<\/a><\/noindex>class riscv_arithmetic_basic_test extends riscv_instr_base_test;\n\n `uvm_component_utils(riscv_arithmetic_basic_test)\n `uvm_component_new\n\n virtual function void randomize_cfg();\n cfg.instr_cnt = 10000;\n cfg.num_of_sub_program = 0;\n cfg.no_fence = 1;\n cfg.no_data_page = 1'b1;\n cfg.no_branch_jump = 1'b1;\n `DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,\n init_privileged_mode == MACHINE_MODE;\n max_nested_loop == 0;)\n `uvm_info(`gfn, $sformatf(\"riscv_instr_gen_config is randomized:n%0s\",\n cfg.sprint()), UVM_LOW)\n endfunction\n\nendclass<\/p>\n

dos desenvolvedores, a plataforma se distingue das similares por permitir verificar sequencialmente todos os componentes do chip, incluindo o bloco de mem\u00f3ria.\n<\/code><\/pre>\n
\nDe acordo com palavras<\/a><\/noindex> Protocolo OmniXtend<\/p>\n
Este \u00e9 um protocolo de rede da WD que garante a coer\u00eancia do cache durante a transmiss\u00e3o de dados sobre Ethernet.<\/h5>\n
\nOmniXtend OmniXtend<\/a><\/noindex> permite a troca de mensagens diretamente com o cache do processador e \u00e9 utilizada para conectar v\u00e1rios tipos de aceleradores: GPU ou FPGA. Tamb\u00e9m \u00e9 adequada para a constru\u00e7\u00e3o de sistemas baseados em v\u00e1rios chips RISC-V.<\/p>\n
O protocolo j\u00e1 \u00e9 suportado pelos chips SweRV<\/a><\/noindex>, voltados para processamento de dados em data centers. SweRV \u00e9 um processador superescalar de 32 bits com dois pipelines, fabricado com tecnologia de 28 nan\u00f4metros. Cada pipeline possui nove n\u00edveis, permitindo carregar e executar v\u00e1rias instru\u00e7\u00f5es simultaneamente. O dispositivo opera a uma frequ\u00eancia de 1,8 GHz.<\/p>\n
Gerador Rocket Chip<\/h5>\n
\nSolu\u00e7\u00e3o da SiFive, fundada pelos desenvolvedores da tecnologia RISC-V. Rocket Chip<\/a><\/noindex> \u2014 \u00e9 um gerador de n\u00facleos de processador RISC-V escrito em Chisel. Ele representa<\/a><\/noindex> \u00e9 um conjunto de bibliotecas parametrizadas que s\u00e3o utilizadas para criar SoC<\/a><\/noindex>.<\/p>\n
Quanto \u00e0s Chisel<\/a><\/noindex>, que \u00e9 uma linguagem de descri\u00e7\u00e3o de hardware baseada em Scala. Ela gera c\u00f3digo de baixo n\u00edvel em Verilog, que \u00e9 adequado<\/a><\/noindex> para processamento em ASIC e FPGA. Dessa forma, permite o uso de princ\u00edpios de POO no desenvolvimento RTL<\/a><\/noindex>.<\/p>\n
Perspectivas da alian\u00e7a<\/h2>\n
\nEspecialistas afirmam que a iniciativa da Linux Foundation tornar\u00e1 o mercado de processadores mais democr\u00e1tico e aberto a novos atores. Na IDC observam<\/a><\/noindex>, o aumento da popularidade de tais projetos impactar\u00e1 positivamente o desenvolvimento de tecnologias de aprendizado de m\u00e1quina e sistemas de IA como um todo.<\/p>\n
\"A
\n\/ \u0444\u043e\u0442\u043e Fritzchens Fritz<\/a><\/noindex> PD<\/i><\/p>\n
O desenvolvimento de processadores open source tamb\u00e9m permitir\u00e1 reduzir o custo de design de chips personalizados. No entanto, isso s\u00f3 acontecer\u00e1 se a comunidade da Linux Foundation conseguir atrair um n\u00famero suficiente de desenvolvedores.<\/p>\n
Projetos semelhantes<\/h2>\n
\nO desenvolvimento de projetos relacionados ao hardware aberto tamb\u00e9m \u00e9 realizado por outras organiza\u00e7\u00f5es. Um exemplo \u00e9 o cons\u00f3rcio CXL, que apresentou em meados de mar\u00e7o o padr\u00e3o Compute Express Link. A tecnologia \u00e9 an\u00e1loga ao OmniXtend e tamb\u00e9m conecta CPU, GPU, FPGA. Para troca de dados, o padr\u00e3o utiliza o barramento PCIe 5.0.<\/p>\n
Outro projeto focado no avan\u00e7o das tecnologias de processadores \u00e9 o MIPS Open, que surgiu em dezembro de 2018. A iniciativa foi criada pela startup Wave Computing. Os desenvolvedores planejam abrir<\/a><\/noindex> para a comunidade de TI o acesso aos \u00faltimos conjuntos de instru\u00e7\u00f5es MIPS de 32 e 64 bits. O in\u00edcio do projeto \u00e9 esperado<\/a><\/noindex> est\u00e1 previsto para os pr\u00f3ximos meses.<\/p>\n
No geral, a abordagem de c\u00f3digo aberto est\u00e1 se tornando comum n\u00e3o apenas para software, mas tamb\u00e9m para hardware. Projetos desse tipo s\u00e3o apoiados por grandes empresas. Portanto, \u00e9 poss\u00edvel esperar que, em breve, mais dispositivos apare\u00e7am no mercado, baseados em padr\u00f5es abertos de hardware.<\/p>\n
\nPostagens recentes do nosso blog corporativo:<\/p>\n