{"id":34408,"date":"2019-10-31T21:58:10","date_gmt":"2019-10-31T18:58:10","guid":{"rendered":"https:\/\/prohoster.info\/blog\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov\/"},"modified":"2019-10-31T21:58:10","modified_gmt":"2019-10-31T18:58:10","slug":"obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pt\/blog\/administrirovanie\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","title":{"rendered":"Discuss\u00e3o: o projeto OpenROAD pretende solucionar o desafio da automa\u00e7\u00e3o no design de processadores","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Discuss\u00e3o:<\/a><\/noindex>
\nFoto \u2014 Pexels<\/a><\/noindex> \u2014 CC BY<\/i><\/p>\n

De acordo com dados<\/a><\/noindex> A PWC, o mercado de tecnologias semicondutoras est\u00e1 crescendo \u2014 no ano passado, alcan\u00e7ou 481 bilh\u00f5es de d\u00f3lares. No entanto, as taxas de crescimento t\u00eam diminu\u00eddo recentemente. diminu\u00edram<\/a><\/noindex>. Entre as raz\u00f5es para a queda est\u00e3o a complexidade dos processos de design de dispositivos e a falta de automa\u00e7\u00e3o.
\n<\/a><\/noindex>
\nH\u00e1 alguns anos, engenheiros da Intel reportou<\/noindex>, afirmaram que na cria\u00e7\u00e3o de um microprocessador de alto desempenho \u00e9 necess\u00e1rio usar de 100 a 150 ferramentas de software diferentes (EDA<\/a><\/noindex>). A situa\u00e7\u00e3o pode se agravar no caso de dispositivos heterog\u00eaneos, cuja arquitetura inclui v\u00e1rios tipos diferentes de chips \u2014 ASIC, FPGA, CPU ou GPU. Como resultado, ocorrem erros no design, que atrasam o lan\u00e7amento de produtos.<\/p>\n

Apesar do grande n\u00famero de ferramentas auxiliares, parte do trabalho os engenheiros ainda s\u00e3o obrigados a realizar manualmente. Os autores do livro \u201cAdvanced Logic Synthesis<\/a><\/noindex>\u201d afirmam que, por vezes, os projetistas precisam<\/a><\/noindex> escrever scripts em Skill ou Python a partir de dois milh\u00f5es de linhas para formar bibliotecas com c\u00e9lulas<\/a><\/noindex>.<\/p>\n

. Scripts tamb\u00e9m s\u00e3o escritos para analisar relat\u00f3rios gerados por sistemas EDA. Ao desenvolver um chip utilizando o processo tecnologico de 22 nm, esses relat\u00f3rios podem chegar a ocupar at\u00e9 30 terabytes.<\/i><\/p><\/blockquote>\n

\nPara corrigir a situa\u00e7\u00e3o e tentar padronizar os processos de design, a DARPA decidiu intervir. A ag\u00eancia tamb\u00e9m acreditam<\/a><\/noindex>, afirma que os m\u00e9todos existentes de cria\u00e7\u00e3o de chips est\u00e3o ultrapassados. A organiza\u00e7\u00e3o lan\u00e7ou<\/a><\/noindex> iniciou um programa de cinco anos OpenROAD<\/a><\/noindex>, cujo objetivo \u00e9 desenvolver novas ferramentas para automatizar os processos de design de chips.<\/p>\n

O que \u00e9 o programa<\/h2>\n

\nNo programa, participam v\u00e1rios projetos que utilizam aprendizado de m\u00e1quina e tecnologias em nuvem para automatizar etapas individuais da cria\u00e7\u00e3o de chips. Dentro da iniciativa s\u00e3o desenvolvidos<\/a><\/noindex> (diagrama 1) mais de uma dezena de ferramentas. A seguir, falaremos mais detalhadamente sobre algumas delas: Flow Runner, RePlAce, TritonCTS, OpenSTA.<\/p>\n

Flow Runner<\/b> \u2014 \u00e9 uma ferramenta para gerenciamento de bibliotecas RTL e GDSII. Os \u00faltimos representam arquivos de banco de dados que s\u00e3o o padr\u00e3o da ind\u00fastria para troca de informa\u00e7\u00f5es sobre circuitos integrados e suas topologias. A solu\u00e7\u00e3o \u00e9 baseada na tecnologia de cont\u00eaineres Docker. O Flow Runner pode ser executado tanto em ambiente de nuvem quanto localmente. O guia de instala\u00e7\u00e3o est\u00e1 no reposit\u00f3rio oficial no GitHub<\/a><\/noindex>.<\/p>\n

RePlAce<\/b> \u2014 solu\u00e7\u00e3o em nuvem baseada em aprendizado de m\u00e1quina, respons\u00e1vel pela coloca\u00e7\u00e3o de componentes em um chip e automa\u00e7\u00e3o de roteamento. Por alguns dados<\/noindex>, algoritmos inteligentes aumentam a efici\u00eancia da ferramenta em 2\u201310% em compara\u00e7\u00e3o com sistemas cl\u00e1ssicos. Al\u00e9m disso, a implementa\u00e7\u00e3o em nuvem facilita a escalabilidade. Um guia para instala\u00e7\u00e3o e configura\u00e7\u00e3o tamb\u00e9m est\u00e1 no reposit\u00f3rio<\/a><\/noindex>.<\/p>\n

TritonCTS<\/b> \u2014 utilit\u00e1rio para otimizar os pulsos de clock enviados ao chip. Ajuda a roteirizar sinais de sincroniza\u00e7\u00e3o em todas as partes do dispositivo com atrasos iguais. O princ\u00edpio de funcionamento \u00e9 baseado em \u00e1rvores H<\/a><\/noindex>. Essa abordagem aumenta<\/a><\/noindex> a efici\u00eancia da distribui\u00e7\u00e3o de sinais em 30%, em compara\u00e7\u00e3o com m\u00e9todos tradicionais. Os desenvolvedores afirmam que, no futuro, esse \u00edndice pode ser aumentado para 56%. O c\u00f3digo-fonte e os scripts do TritonCTS est\u00e3o no GitHub<\/a><\/noindex>.<\/p>\n

OpenSTA<\/b> \u2014 motor para an\u00e1lise de temporiza\u00e7\u00e3o est\u00e1tica. Ele permite que o desenvolvedor verifique a funcionalidade do chip antes de sua montagem real. Um exemplo de c\u00f3digo no OpenSTA aparece<\/a><\/noindex> \u00e9 assim.<\/p>\n

@@ -6,7 +6,7 @@ read_liberty -corner ff example1_fast.lib\nread_verilog example1.v\nlink_design top\nset_timing_derate -early 0.9\nset_timing_derate -early 1.1\nset_timing_derate -late 1.1\ncreate_clock -name clk -period 10 {clk1 clk2 clk3}\nset_input_delay -clock clk 0 {in1 in2}\n# report all corners\n<\/code><\/pre>\n
\nO utilit\u00e1rio suporta descri\u00e7\u00f5es de netlist de c\u00f3digo em Verilog, bibliotecas no formato Liberty, arquivos SDC, entre outros.<\/p>\n
Vantagens e desvantagens<\/h2>\n
\nEspecialistas da IBM e da IEEE observam<\/a><\/noindex>, que tecnologias de nuvem e aprendizado de m\u00e1quina j\u00e1 deveriam ser utilizadas na fabrica\u00e7\u00e3o de chips. Na opini\u00e3o deles, o projeto DARPA pode servir como um bom exemplo de implementa\u00e7\u00e3o dessa ideia e inaugurar\u00e1<\/a><\/noindex> mudan\u00e7as na ind\u00fastria.<\/p>\n
Tamb\u00e9m se espera que a natureza aberta do OpenROAD permita a forma\u00e7\u00e3o de uma comunidade forte ao redor das ferramentas e atraia novas startups.<\/p>\n
\"Discuss\u00e3o:
\nFoto \u2014 Pexels<\/noindex> \u2014 CC BY<\/i><\/p>\n
J\u00e1 existem participantes \u2014 um laborat\u00f3rio, que est\u00e1 desenvolvendo chips na Universidade de Michigan, ser\u00e1 o primeiro<\/a><\/noindex>, a testar as ferramentas abertas do OpenROAD. Mas ainda \u00e9 incerto se as novas solu\u00e7\u00f5es ter\u00e3o um efeito significativo no custo dos produtos finais.<\/p>\n
Em geral, espera-se que as ferramentas desenvolvidas sob a lideran\u00e7a do DARPA tenham um impacto positivo na ind\u00fastria de processadores, e cada vez mais novos projetos come\u00e7ar\u00e3o a aparecer nesse campo. Um exemplo pode ser a ferramenta gEDA<\/a><\/noindex> \u2014 ele permite projetar chips com um n\u00famero ilimitado de componentes. gEDA inclui ferramentas para edi\u00e7\u00e3o e modelagem de circuitos integrados e tra\u00e7ado de placas. A solu\u00e7\u00e3o foi desenvolvida para plataformas UNIX, mas v\u00e1rios de seus componentes tamb\u00e9m funcionam no Windows. O manual de uso pode ser encontrado na documenta\u00e7\u00e3o do site do projeto<\/a><\/noindex>.<\/p>\n
Ferramentas de c\u00f3digo aberto oferecem a organiza\u00e7\u00f5es independentes e startups mais possibilidades. Existe a probabilidade de que, ao longo do tempo, novas abordagens do OpenROAD para o desenvolvimento de ferramentas EDA e a cria\u00e7\u00e3o de circuitos integrados possam se tornar o padr\u00e3o da ind\u00fastria.<\/p>\n
\nSobre o que escrevemos em nosso blog corporativo:<\/p>\n