{"id":54651,"date":"2019-12-31T00:00:00","date_gmt":"2019-12-30T21:00:00","guid":{"rendered":"https:\/\/prohoster.info\/blog\/blog_prohoster\/shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s"},"modified":"2020-02-18T14:02:41","modified_gmt":"2020-02-18T11:02:41","slug":"shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s","status":"publish","type":"post","link":"https:\/\/prohoster.info\/pt\/blog\/administrirovanie\/shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s","title":{"rendered":"Solu\u00e7\u00e3o de Armazenamento AERODISK em processadores dom\u00e9sticos Elbrus 8C","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Solu\u00e7\u00e3o<\/p>\n

<\/p>\n

Ol\u00e1, leitores do Habr. Temos uma not\u00edcia muito agrad\u00e1vel para compartilhar. Finalmente, esperamos o lan\u00e7amento em s\u00e9rie real da nova gera\u00e7\u00e3o dos processadores russos Elbrus 8C. O lan\u00e7amento oficial em s\u00e9rie deveria ter come\u00e7ado em 2016, mas, na pr\u00e1tica, a produ\u00e7\u00e3o em massa come\u00e7ou apenas em 2019 e, at\u00e9 o momento, j\u00e1 foram produzidos cerca de 4000 processadores.<\/p>\n

<\/p>\n

Praticamente assim que a produ\u00e7\u00e3o em s\u00e9rie come\u00e7ou, esses processadores j\u00e1 estavam dispon\u00edveis em nossa Aerodisk, pelo que agradecemos especialmente \u00e0 empresa NORSI-TRANS, que gentilmente nos forneceu sua plataforma de hardware Yakhont UVM, que suporta os processadores Elbrus 8C, para a portabilidade da parte de software do armazenamento. Esta \u00e9 uma plataforma universal moderna que atende a todos os requisitos do MCST. Atualmente, a plataforma \u00e9 utilizada por consumidores especiais e operadores de telecomunica\u00e7\u00f5es para garantir a execu\u00e7\u00e3o das a\u00e7\u00f5es estabelecidas durante a condu\u00e7\u00e3o de investiga\u00e7\u00f5es operacionais. <\/p>\n

<\/p>\n

Atualmente, a portabilidade foi conclu\u00edda com sucesso, e j\u00e1 agora o sistema de armazenamento AERODISK est\u00e1 dispon\u00edvel na vers\u00e3o com processadores Elbrus nacionais. <\/p>\n

<\/p>\n

Neste artigo, falaremos sobre os pr\u00f3prios processadores, sua hist\u00f3ria, arquitetura e, claro, sobre nossa implementa\u00e7\u00e3o do sistema de armazenamento no Elbrus.<\/p>\n

<\/a><\/noindex><\/p>\n

Hist\u00f3rico<\/h2>\n

<\/p>\n

A hist\u00f3ria dos processadores Elbrus come\u00e7ou nos tempos da Uni\u00e3o Sovi\u00e9tica. Em 1973, no Instituto de Mec\u00e2nica de Precis\u00e3o e Tecnologia da Informa\u00e7\u00e3o S.A. Lebedev (nome do mesmo Sergey Lebedev, que antes liderou o desenvolvimento do primeiro computador sovi\u00e9tico MESH, e depois BESSM), come\u00e7ou o desenvolvimento de complexos de computa\u00e7\u00e3o multiprocessados chamados 'Elbrus'. A lideran\u00e7a do desenvolvimento foi de Vyacheslav Sergeyevich Burtsev, e Boris Artashesovich Babayan tamb\u00e9m participou ativamente do desenvolvimento, sendo um dos assistentes do principal projetista. <\/p>\n

<\/p>\n

\"Solu\u00e7\u00e3o
\nVyacheslav Sergeyevich Burtsev<\/em><\/p>\n

<\/p>\n

\"Solu\u00e7\u00e3o
\nBoris Artashesovich Babayan<\/em><\/p>\n

<\/p>\n

O principal contratante do projeto foi, naturalmente, as for\u00e7as armadas da URSS, e esta s\u00e9rie de computadores acabou sendo utilizada com sucesso na cria\u00e7\u00e3o de centros de computa\u00e7\u00e3o de comando e sistemas de tiro de sistemas de defesa antim\u00edsseis, assim como em outros sistemas de finalidade especial. <\/p>\n

<\/p>\n

\"Solu\u00e7\u00e3o<\/p>\n

<\/p>\n

O primeiro computador \"Elbrus\" foi conclu\u00eddo em 1978. Possu\u00eda uma arquitetura modular e podia incluir de 1 a 10 processadores baseados em circuitos de m\u00e9dia integra\u00e7\u00e3o. O desempenho dessa m\u00e1quina atingia 15 milh\u00f5es de opera\u00e7\u00f5es por segundo. A mem\u00f3ria RAM, que era compartilhada por todos os 10 processadores, chegava a 2 elevado a 20 palavras de m\u00e1quina, ou 64 MB. <\/p>\n

<\/p>\n

Mais tarde, descobriu-se que muitas das tecnologias utilizadas no desenvolvimento do \"Elbrus\" estavam sendo pesquisadas no mundo ao mesmo tempo, e eram tratadas pela International Business Machine (IBM), mas os trabalhos nesses projetos, ao contr\u00e1rio dos do \"Elbrus\", nunca foram conclu\u00eddos e n\u00e3o resultaram na cria\u00e7\u00e3o de um produto final. <\/p>\n

<\/p>\n

Segundo Vsevolod Burtsev, os engenheiros sovi\u00e9ticos tentaram aplicar a mais avan\u00e7ada experi\u00eancia de desenvolvedores nacionais e estrangeiros. A arquitetura dos computadores \"Elbrus\" foi influenciada tamb\u00e9m pelos computadores da Burroughs, pelas inova\u00e7\u00f5es da Hewlett-Packard, al\u00e9m da experi\u00eancia dos desenvolvedores do BESM-6.<\/p>\n

<\/p>\n

Contudo, muitas das inova\u00e7\u00f5es foram originais. O mais interessante no \"Elbrus-1\" era de fato sua arquitetura. <\/p>\n

<\/p>\n

O supercomputador criado se tornou o primeiro no USSR a usar uma arquitetura superescalar. O uso em massa de processadores superescalares no exterior come\u00e7ou apenas na d\u00e9cada de 1990 com a chegada ao mercado dos processadores Intel Pentium acess\u00edveis.<\/p>\n

<\/p>\n

Al\u00e9m disso, para organizar a transmiss\u00e3o de fluxos de dados entre dispositivos perif\u00e9ricos e a mem\u00f3ria RAM, o computador poderia usar processadores de entrada e sa\u00edda dedicados. Podia haver at\u00e9 quatro desses processadores no sistema, que operavam em paralelo com o processador central e possu\u00edam sua pr\u00f3pria mem\u00f3ria dedicada.<\/p>\n

<\/p>\n

Elbrus-2<\/h3>\n

<\/p>\n

Em 1985, o \"Elbrus\" recebeu sua continuidade l\u00f3gica, sendo criado e enviado para produ\u00e7\u00e3o em s\u00e9rie o computador \"Elbrus-2\". Em termos de arquitetura, ele pouco diferia de seu predecessor, mas utilizava uma nova base de elementos, o que permitiu aumentar quase 10 vezes o desempenho geral - de 15 milh\u00f5es de opera\u00e7\u00f5es por segundo para 125 milh\u00f5es. A mem\u00f3ria RAM do computador aumentou para 16 milh\u00f5es de palavras de 72 bits ou 144 MB. A capacidade m\u00e1xima de transmiss\u00e3o dos canais de entrada e sa\u00edda do \"Elbrus-2\" era de 120 MB\/s.<\/p>\n

<\/p>\n

O \"Elbrus-2\" foi amplamente utilizado em centros de pesquisa nuclear em Chelyabinsk-70 e em Arzamas-16 no Centro de Controle de Voo, no sistema de Defesa A\u00e9rea A-135, assim como em outras instala\u00e7\u00f5es militares.<\/p>\n

<\/p>\n

A cria\u00e7\u00e3o do \"Elbrus\" foi devidamente reconhecida pelos l\u00edderes da Uni\u00e3o Sovi\u00e9tica. Muitos engenheiros foram agraciados com ordens e medalhas. O projetista principal, Vsevolod Burcev, e outros especialistas receberam pr\u00eamios estaduais. Boris Babayan foi condecorado com a Ordem da Revolu\u00e7\u00e3o de Outubro.<\/p>\n

<\/p>\n

Essas honras eram mais do que merecidas, Boris Babayan disse mais tarde: <\/p>\n

<\/p>\n

Em 1978, n\u00f3s criamos a primeira m\u00e1quina superescalar, a Elbrus-1. Atualmente, no Ocidente, as superescalares s\u00e3o feitas apenas com essa arquitetura. A primeira superescalar no Ocidente apareceu em 1992, enquanto a nossa foi em 1978. E essa variante da superescalar que criamos \u00e9 an\u00e1loga ao Pentium Pro, que a Intel lan\u00e7ou em 1995.<\/p><\/blockquote>\n

Essas palavras sobre a primazia hist\u00f3rica tamb\u00e9m s\u00e3o confirmadas nos EUA, onde Keith Diefendorff, desenvolvedor do Motorola 88110, um dos primeiros processadores superescalares ocidentais, escreveu: <\/p>\n

<\/p>\n

Em 1978, quase 15 anos antes do surgimento dos primeiros processadores superescalares ocidentais, a Elbrus-1 utilizava um processador capaz de emitir duas instru\u00e7\u00f5es por ciclo, alterando a ordem de execu\u00e7\u00e3o das instru\u00e7\u00f5es, renomeando registradores e executando por especula\u00e7\u00e3o.<\/p><\/blockquote>\n

<\/p>\n

Elbrus-3<\/h3>\n

<\/p>\n

Era 1986, e quase imediatamente ap\u00f3s a conclus\u00e3o do trabalho no segundo \"Elbrus\", iniciou-se o desenvolvimento de um novo sistema, o \"Elbrus-3\", utilizando uma arquitetura de processador fundamentalmente nova. Esse conceito foi chamado por Boris Babayan de \"p\u00f3s-superescalar\". Essa arquitetura, mais tarde chamada de VLIW\/EPIC, seria utilizada futuramente (meados da d\u00e9cada de 90) pelos processadores Intel Itanium (e na URSS esses desenvolvimentos come\u00e7aram em 1986 e terminaram em 1991).<\/p>\n

<\/p>\n

Neste complexo computacional, ideias de controle expl\u00edcito de paralelismo de opera\u00e7\u00f5es por meio de compiladores foram implementadas pela primeira vez.<\/p>\n

<\/p>\n

Em 1991, foi lan\u00e7ado o primeiro e, infelizmente, \u00fanico computador \"Elbrus-3\", que n\u00e3o p\u00f4de ser totalmente ajustado, e ap\u00f3s a queda da Uni\u00e3o Sovi\u00e9tica, tornou-se desnecess\u00e1rio, permanecendo apenas os desenvolvimentos e os planos na papelada. <\/p>\n

<\/p>\n

Os fundamentos para a nova arquitetura<\/h3>\n

<\/p>\n

A equipe que trabalhou no ITMiVT na cria\u00e7\u00e3o dos supercomputadores sovi\u00e9ticos n\u00e3o se desfez, mas continuou seu trabalho como uma empresa separada chamada MCST (Centro de Tecnologias SPARC de Moscovo). No in\u00edcio dos anos 90, come\u00e7ou uma colabora\u00e7\u00e3o ativa entre a MCST e a Sun Microsystems, onde a equipe da MCST participou no desenvolvimento do microprocessador UltraSPARC.<\/p>\n

<\/p>\n

Foi nesse per\u00edodo que surgiu o projeto da arquitetura E2K, que foi inicialmente financiado pela empresa Sun. Posteriormente, o projeto tornou-se completamente independente e toda a propriedade intelectual sobre ele permaneceu com a equipe da MCST.<\/p>\n

<\/p>\n

Se tiv\u00e9ssemos continuado a trabalhar com a Sun nessa \u00e1rea, tudo teria pertencido \u00e0 Sun. Embora 90% do trabalho tivesse sido realizado antes do surgimento da Sun. (Boris Babayan)<\/p><\/blockquote>\n

<\/p>\n

Arquitetura E2K<\/h2>\n

<\/p>\n

Quando discutimos a arquitetura dos processadores \"Elbrus\", frequentemente ouvimos as seguintes afirma\u00e7\u00f5es de nossos colegas da ind\u00fastria de TI:<\/p>\n

<\/p>\n

\"Elbrus \u00e9 uma arquitetura RISC\"
\n\"Elbrus \u00e9 uma arquitetura EPIC\"
\n\"Elbrus \u00e9 uma arquitetura SPARC\"<\/p><\/blockquote>\n

Na verdade, nenhuma dessas afirma\u00e7\u00f5es \u00e9 completamente verdadeira, e se for, \u00e9 apenas parcialmente.<\/p>\n

<\/p>\n

A arquitetura E2K \u00e9 uma arquitetura de processador original e distinta, com as principais qualidades da E2K sendo a efici\u00eancia energ\u00e9tica e uma excelente escalabilidade, alcan\u00e7adas atrav\u00e9s da defini\u00e7\u00e3o do paralelismo expl\u00edcito das opera\u00e7\u00f5es. A arquitetura E2K foi desenvolvida pela equipe da MCST e tem como base uma arquitetura p\u00f3s-superescalar (semelhante a EPIC), com certa influ\u00eancia da arquitetura SPARC (com passado RISC). A MCST teve participa\u00e7\u00e3o direta na cria\u00e7\u00e3o de tr\u00eas das quatro arquiteturas base (superescalares, p\u00f3s-superescalares e SPARC). O mundo, de fato, \u00e9 pequeno.<\/p>\n

<\/p>\n

Para evitar confus\u00e3o futura, desenhamos um esquema simples que, embora simplificado, mostra claramente as ra\u00edzes da arquitetura E2K.<\/p>\n

<\/p>\n

\"Solu\u00e7\u00e3o<\/p>\n

<\/p>\n

Agora, um pouco sobre o nome da arquitetura, em rela\u00e7\u00e3o ao qual tamb\u00e9m h\u00e1 desentendimento. <\/p>\n

<\/p>\n

Em v\u00e1rias fontes, pode-se encontrar os seguintes nomes para essa arquitetura: \"E2K\", \"Elbrus\", \"Elbrus 2000\", ELBRUS (\"ExpLicit Basic Resources Utilization Scheduling\", ou seja, agendamento expl\u00edcito de utiliza\u00e7\u00e3o de recursos b\u00e1sicos). Todos esses nomes referem-se \u00e0 mesma arquitetura, mas na documenta\u00e7\u00e3o t\u00e9cnica oficial e tamb\u00e9m em f\u00f3runs t\u00e9cnicos, o nome usado para essa arquitetura \u00e9 E2K. Portanto, adiante, se falarmos sobre a arquitetura do processador, usaremos o termo \"E2K\", e se nos referirmos a um processador espec\u00edfico, usaremos o nome \"Elbrus\".<\/p>\n

<\/p>\n

Caracter\u00edsticas t\u00e9cnicas da arquitetura E2K<\/h3>\n

<\/p>\n

Em arquiteturas tradicionais do tipo RISC ou CISC (x86, PowerPC, SPARC, MIPS, ARM), um fluxo de instru\u00e7\u00f5es \u00e9 enviado ao processador, destinado \u00e0 execu\u00e7\u00e3o sequencial. O processador pode detectar opera\u00e7\u00f5es independentes e execut\u00e1-las em paralelo (superscalaridade) e at\u00e9 mesmo alterar sua ordem (execu\u00e7\u00e3o fora de ordem). No entanto, a an\u00e1lise din\u00e2mica de depend\u00eancias e o suporte para a execu\u00e7\u00e3o fora de ordem apresentam limita\u00e7\u00f5es no n\u00famero de instru\u00e7\u00f5es que podem ser lan\u00e7adas e analisadas em um \u00fanico ciclo. Al\u00e9m disso, os blocos correspondentes dentro do processador consomem uma quantidade significativa de energia, e a implementa\u00e7\u00e3o complexa muitas vezes resulta em problemas de estabilidade ou seguran\u00e7a.<\/p>\n

<\/p>\n

Na arquitetura E2K, o compilador assume a principal responsabilidade pela an\u00e1lise de depend\u00eancias e otimiza\u00e7\u00e3o da ordem das opera\u00e7\u00f5es. O processador recebe o que s\u00e3o chamadas de instru\u00e7\u00f5es largas, nas quais est\u00e3o codificadas as instru\u00e7\u00f5es para todos os dispositivos de execu\u00e7\u00e3o do processador que devem ser ativados naquele ciclo. O processador n\u00e3o precisa analisar as depend\u00eancias entre os operandos ou reorganizar as opera\u00e7\u00f5es entre as instru\u00e7\u00f5es largas: todo esse trabalho \u00e9 realizado pelo compilador, com base na an\u00e1lise do c\u00f3digo fonte e na programa\u00e7\u00e3o dos recursos do processador. Como resultado, a parte de hardware do processador pode ser mais simples e econ\u00f4mica.<\/p>\n

<\/p>\n

O compilador \u00e9 capaz de analisar o c\u00f3digo fonte de maneira muito mais detalhada do que o hardware dos processadores RISC\/CISC e identificar mais opera\u00e7\u00f5es independentes. Por isso, na arquitetura E2K existem mais dispositivos de execu\u00e7\u00e3o operando em paralelo do que nas arquiteturas tradicionais.<\/p>\n

<\/p>\n

As capacidades atuais da arquitetura E2K:<\/p>\n

<\/p>\n