Proiectul Libre-SOC, care dezvoltă un cip deschis cu implementarea unei arhitecturi hibride în stil CDC 6600, în care instrucțiunile CPU, VPU și GPU nu sunt separate și sunt oferite într-un singur ISA, a atins stadiul de transfer în producție a primului exemplar de test. Inițial, proiectul a fost dezvoltat sub numele de Libre RISC-V, dar a fost redenumit în Libre-SOC după decizia de a înlocui RISC-V cu utilizarea arhitecturii setului de instrucțiuni (ISA) OpenPOWER 3.0.
Proiectul are ca scop crearea unui sistem pe cip (SoC) complet funcțional, complet deschis și care nu necesită plăți de licențiere, care să poată fi utilizat în computere cu un singur platan, netbook-uri și diverse dispozitive portabile. Pe lângă instrucțiunile și registrele generale ale CPU, Libre-SOC oferă într-un singur bloc funcțional al procesorului posibilități pentru executarea de operații vectoriale și calcule specializate, caracteristice VPU și GPU. Cipul utilizează arhitectura setului de instrucțiuni OpenPOWER, extensia Simple-V cu instrucțiuni pentru vectorizare și procesarea paralelă a datelor, precum și instrucțiuni specializate pentru conversia în ARGB și executarea operațiunilor 3D tipice.
Instrucțiunile GPU se concentrează pe utilizarea cu API-ul grafic Vulkan, iar VPU pe accelerarea conversiei YUV-RGB și decodificarea formatelor MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis și Opus. Pentru Mesa se dezvoltă un driver liber, care utilizează capacitățile Libre-SOC pentru a oferi o implementare software accelerată hardware a API-ului grafic Vulkan. De exemplu, shader-urile Vulkan pot fi translatate cu ajutorul unui motor JIT pentru a fi executate folosind instrucțiuni specializate disponibile în Libre-SOC.
În următorul prototip de test se plănuiește implementarea extensiei SVP64 (Vectorizare variabilă), permițând utilizarea Libre-SOC ca procesor vectorial (pe lângă 32 de registre de 64 de biți de uz general, vor fi furnizate 128 de registre pentru calcule vectoriale). Primul prototip include doar un nucleu care lucrează la o frecvență de 300 Mhz, dar în decurs de doi ani se preconizează lansarea unei versiuni cu 4 nuclee, apoi cu 8 nuclee, iar pe termen lung, o variantă cu 64 de nuclee.
Prima lot de cipuri va fi fabricat de compania TSMC utilizând tehnologia de proces de 180nm. Toate realizările proiectului sunt distribuite sub licențe libere, inclusiv fișierele în format GDS-II care descriu întreaga topologie a cipului, suficiente pentru a începe propria producție. Libre-SOC va fi primul cip complet independent bazat pe arhitectura Power, fabricat nu de compania IBM. În dezvoltare a fost folosit limbajul de descriere a hardware-ului nMigen (HDL bazat pe Python, fără utilizarea VHDL și Verilog), bibliotecile de celule standard FlexLib de la proiectul Chips4Makers și uneltele VLSI libere Coriolis2 pentru conversia din HDL în GDS-II.
Dezvoltarea Libre-SOC a fost finanțată de fundația NLnet, care a alocat 400 de mii de euro pentru crearea unui cip complet deschis în cadrul programului pentru dezvoltarea soluțiilor tehnice fundamentale verificate și de încredere. Cipul are dimensiunea de 5.5×5.9 mm și include 130 de mii de porți logice. În componență se află patru module SRAM de 4KB și un bloc PLL (Phase-Locked Loop) de 300 MHz.
Sursa: opennet.ro
