În arhitectura platformelor x86 au apărut două curente care se completează reciproc. Conform unei versiuni, trebuie să ne îndreptăm către integrarea resurselor de calcul și control într-un singur cristal. A doua abordare susține distribuirea responsabilităților: procesorul este echipat cu un bus performant, formând un ecosistem periferic scalabil. Aceasta este baza topologiei logicii sistemului Intel C620 pentru platformele de nivel înalt.
Diferența principală față de chipsetul anterior Intel C610 constă în lărgirea canalului de comunicare între procesor și perifericele incluse în cipul PCH, prin utilizarea liniilor PCIe alături de tradiționalul bus DMI.
Să examinăm mai în detaliu noutățile podului sudic Intel Lewisburg: prin ce abordări evoluționare și revoluționare și-au extins atribuțiile în comunicația cu procesoarele?
Schimbări evoluționare în comunicația CPU-PCH
În cadrul abordării evoluționare, canalul principal de comunicare CPU cu podul sudic, care este bus-ul DMI (Direct Media Interface), a primit suport pentru modul PCIe x4 Gen3 cu o performanță de 8.0 GT/S. Anterior, în Intel C610 PCH, comunicația între procesor și logica sistemului se realiza în modul PCIe x4 Gen 2 cu o lățime de bandă de 5.0 GT/S.
Compararea funcționalității logicii sistemului Intel C610 și C620
Observăm că acest subsistem este semnificativ mai conservator decât porturile PCIe integrate ale procesorului, de obicei utilizate pentru conectarea GPU-urilor și a unităților de stocare NVMe, unde PCIe 3.0 este deja utilizat pe scară largă, iar tranziția către PCI Express Gen4 este preconizată.
Schimbări revoluționare în comunicația CPU-PCH
Printre schimbările revoluționare se numără adăugarea unor noi canale PCIe pentru comunicația CPU-PCH, numite Additional Uplinks. Fizic, acestea sunt două porturi PCI Express care funcționează în modurile PCIe x8 Gen3 și PCIe x16 Gen3, ambele având 8.0 GT/S.
Pentru interacțiunea CPU și Intel C620 PCH sunt folosite 3 bus-uri: DMI și două porturi PCI Express
De ce a fost necesară revizuirea topologiei existente a comunicațiilor cu Intel C620? În primul rând, în cadrul PCH pot fi integrate până la 4 controlere de rețea 10GbE cu funcționalitate RDMA. În al doilea rând, criptarea traficului de rețea și a transferului de date cu subsistemul de stocare este responsabilizată de o nouă generație mai rapidă de coprocesoare Intel QuickAssist Technology (QAT), care oferă suport hardware pentru comprimare și criptare. Și, în cele din urmă, „motorul inovației” — , care va fi disponibil doar pentru producătorii OEM.
Scalabilitate și flexibilitate
O caracteristică importantă este posibilitatea de a alege opțional nu doar topologia de conectare a PCH-ului, ci și prioritățile resurselor interne ale cipului în accesarea canalelor de comunicație rapide cu procesorul (procesorii). În plus, în modul special EPO (EndPoint Only Mode), conectarea PCH-ului se face în statusul unui dispozitiv PCI Express obișnuit, care conține resurse de 10 GbE și Intel QAT. În acest caz, interfața clasică DMI, precum și o serie de subsisteme Legacy, arătate pe diagramă cu negru, sunt dezactivate.
Arhitectura internă a cipului Intel C620 PCH
Teoretic, aceasta permite utilizarea în sistem a mai mult de un cip Intel C620 PCH, scalând funcționalitatea 10 GbE și Intel QAT în conformitate cu cerințele de performanță. În acest fel, funcțiile Legacy, necesare doar într-un singur exemplar, pot fi activate doar pe unul dintre cipurile PCH instalate.
Așadar, cuvântul final în design va aparține dezvoltatorului platformei, care acționează pe baza atât a factorilor tehnologici, cât și a celor de marketing, conform poziționării fiecărui produs specific.
Sursa: habr.com
