După cum știți, curatorul interfeței PCI Express, grupul interindustrial PCI-SIG, se grăbește să compenseze întârzierea lungă în urma programului de a aduce pe piață o nouă versiune a magistralei PCI Express folosind specificațiile versiunea 5.0. Versiunea finală a specificațiilor PCIe 5.0 a fost aprobată de aceasta , iar în noul an ar trebui să apară pe piață dispozitive cu suport pentru autobuzul actualizat. Să vă reamintim că, în comparație cu PCIe 4.0, viteza de transfer de-a lungul liniei PCIe 5.0 se va dubla la 32 gigatranzacții pe secundă (32 GT/s).
Specificațiile sunt specificații, dar pentru implementarea practică a noii interfețe, sunt necesare siliciu și blocuri funcționale pentru acordarea de licențe către dezvoltatorii de controlere terți. Una dintre aceste decizii ieri și astăzi la o conferință la Taipei companiile Astera Labs, Synopsys și Intel. Se susține că aceasta este prima soluție cuprinzătoare care este complet gata pentru implementare în producție și pentru licențiere.
Platforma prezentată în Taiwan folosește cipul de pre-producție al Intel, controlerul Synopsys DesignWare și stratul fizic PCIe 5.0 al companiei, care poate fi achiziționat sub licență, precum și retimere de la Astera Labs. Retimerele sunt cipuri care restabilesc integritatea impulsurilor de ceas în prezența interferențelor sau în cazul unui semnal slab.
După cum vă puteți imagina, pe măsură ce viteza de transmisie a datelor pe o linie crește, integritatea semnalului tinde să scadă pe măsură ce liniile de comunicație se lungesc. De exemplu, conform specificațiilor pentru linia PCIe 4.0, raza de transmisie fără utilizarea conectorilor pe linie este de doar 30 cm Pentru linia PCIe 5.0, această distanță va fi și mai mică și chiar și la o astfel de distanță este necesar să se includă. retimere în circuitul controlerului. Astera Labs a reușit să dezvolte retimere care pot funcționa atât în interfața PCIe 4.0, cât și ca parte a interfeței PCIe 5.0, ceea ce a fost demonstrat în cadrul conferinței.
Sursa: 3dnews.ru