Puțini oameni știu că arhitectura procesorului ARC este una dintre cele mai comune arhitecturi împreună cu ARM, MIPS și x86. Dezvoltată în anii 1980, arhitectura ARC este utilizată într-o varietate de microcontrolere pentru o gamă largă de produse de înaltă tehnologie și, în fiecare an, aproximativ dispozitive.
Recent, Synopsys Corporation a anunțat o nouă generație de nuclee de procesor ARC pe 32 și 64 de biți, care promit să tripleze performanța față de predecesorii lor și, de asemenea, va permite construirea de sisteme pe cip cu 12 nuclee. Astfel, noile nuclee vor permite Synopsys să concureze cu ARM într-o serie de noi domenii.
„Aplicațiile încorporate precum controlerele SSD sau rețelele devin din ce în ce mai complexe, necesitând câștiguri semnificative de performanță cu putere și dimensiune limitate”, a declarat John Koeter, vicepreședinte senior al strategiei de marketing și proprietate intelectuală la Synopsys. „Odată cu lansarea noii arhitecturi ARCv3 și a nucleelor ARC HS5x și HS6x, dezvoltatorii vor putea îndeplini cerințele tot mai mari de performanță ale SoC-urilor lor astăzi și în viitor.”
Noile familii de procesoare Synopsys DesignWare ARC includ nuclee pe 32 de biți și nuclee pe 64 de biți . Procesoarele recent anunțate sunt direcționate către o gamă largă de aplicații, cum ar fi controlere SSD (Solid State Drive), controlere de rețea, autopiloți pentru vehicule, sisteme de infotainment auto și multe altele. Luând în considerare cerințele în creștere pentru RAM, ARC HD64x pe 6 de biți vă va permite să creați sisteme cu 4,5 PB de DRAM, în timp ce dispozitivele bazate pe ARC HD5x vor trebui să se limiteze la volume mai mici. Cu toate acestea, cantitățile reale de RAM suportate vor fi dictate cel mai probabil de sistemul de operare utilizat, iar avantajele vizibile ale procesoarelor pe 64 de biți vor fi dictate de o conductă mai largă și de un fișier de registru mai mare.
În ceea ce privește arhitecturile DesignWare ARC HS5x și DesignWare ARC HS6x, acestea acceptă setul de instrucțiuni ARCv3, care poate fi extins cu instrucțiuni APEX (ARC Processor EXtensions) dacă unii dintre clienți au nevoie de ceva specific. În plus, ARC HS57D este echipat cu un procesor de semnal digital ARCv3DSP cu suport pentru 150 de comenzi. Noile nuclee au o adâncime a conductei de 10 etape, pot executa două instrucțiuni pe ciclu de ceas și sunt, de asemenea, echipate cu o unitate în virgulă mobilă de 128 de biți. În același timp, cele mai avansate versiuni de nuclee acceptă un cache de al doilea nivel (L2) de până la 16 MB în dimensiune.
Apropo de performanță, Synopsys susține 3 DMIPS pe MHz în calculele întregi, precum și 5,1 CoreMark pe MHz, ceea ce este foarte bun pentru nucleele miniaturale cu un consum minim de energie. Deci, 3 DMIPS pe MHz este mai mare decât procesoarele destul de puternice , în timp ce 5,1 CoreMark per MHz este mai mare decât oricare
|
Miezuri de procesor Synopsys DesignWare ARC HS5x și HS6x |
|||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Set de comenzi | ARCv3 | ||||
| Instrucțiuni APEX | Sprijinit | ||||
| Adâncimea de biți | pe 32 de biți | pe 64 de biți | |||
| Instrucțiuni pe ciclu | 2 | ||||
| Lungimea transportorului | 10 de trepte | ||||
| DSP | - | ARCv3DSP 150 de instrucțiuni |
- | - | - |
| Precizie FPU | FP16, FP32, FP64 | ||||
| Cluster de procesoare | 12 miezuri | ||||
| Acceleratoare pe cluster | 16 amplificatoare | ||||
| L1 | Cache de instrucțiuni + Cache de date | ||||
| L2 | - | - | 16 MB | - | 16 MB |
| Capacitate maximă de memorie | 64 GB (în funcție de sistemul de operare) | 4,5 petaocteți | |||
| Frecvență (la t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS per nucleu / 3 DMIPS pe MHz | ||||
| CoreMark | 9180 CoreMark per nucleu / 5,1 CoreMark per MHz | ||||
Una dintre caracteristicile cheie ale noii familii DesignWare ARC HS5x și DesignWare ARC HS6x este capacitatea de a crea sistem pe cip (SoC) cu 12 nuclee de procesor de uz general și 16 acceleratoare specializate. Fiecare nucleu/accelerator dintr-un astfel de procesor rulează la propria viteză de ceas și folosește propriul subsistem de putere pentru a maximiza eficiența energetică. Alături de noile nuclee, Synopsys oferă și o conexiune coerentă pe cip cache, cu o rată de transfer de date de 800 GB/s.
Acest tip de SoC bazat pe arhitectura ARC nu este foarte comun astăzi, dar luarea în considerare a procesoarelor promițătoare pentru sistemele cu pilot automat, stocarea datelor, controlul fluxului de date, multi-core și diverse tipuri de acceleratoare va fi foarte utilă. Acesta din urmă va permite Synopsys să concureze cu nucleele ARM pentru spațiu în SoC pentru aceste aplicații, ceea ce nu s-a întâmplat înainte. Astfel, producătorul de SSD Starblaze a devenit deja interesat de nucleele DesignWare ARC HS5x și DesignWare ARC HS6x.
„Dezvoltatorii embedded de înaltă performanță se confruntă în mod continuu cu noi provocări în atingerea performanței înalte cu cantități mari de memorie și constrângeri de putere și dimensiune”, a declarat Bruce Cheng, om de știință la Starblaze. „Capacitățile multi-core ale noilor procesoare ARC HS32x pe 5 de biți și HS64x pe 6 de biți de la Synopsys ne vor permite să atingem noi niveluri de eficiență energetică care nu sunt oferite de alte procesoare aflate în prezent pe piață.”
Synopsys va începe să ofere nuclee ARC HS56, HS57D, HS58, HS66, HS68, precum și versiunile lor multi-procesor HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, începând cu al treilea trimestru al anului 2020. În plus, compania va oferi setul de instrumente de dezvoltare ARC MetaWare pentru crearea de cipuri bazate pe aceste nuclee, precum și un simulator și un verificator pentru a verifica funcționalitatea SoC-ului înainte de implementarea în siliciu. În ceea ce privește suportul din partea sistemelor de operare, noile nuclee vor fi compatibile cu o serie de distribuții Linux, Zephyr, precum și cu diferite tipuri de sisteme de operare proprietare.
Sursa: 3dnews.ru