A fost publicată lansarea proiectului CoreBoot 4.16, în cadrul căruia se dezvoltă o alternativă gratuită la firmware-ul proprietar și la BIOS. Codul proiectului este distribuit sub licența GPLv2. La crearea noii versiuni au participat 170 de dezvoltatori, care au pregătit 1770 de modificări.
Principalele inovații:
- S-a adăugat suport pentru 33 de plăci de bază, dintre care 22 sunt folosite pe dispozitive cu sistemul de operare Chrome sau pe serverele Google. Printre taxele non-Google:
- Acer Aspire VN7-572G
- amd chausie
- ASROCK H77 Pro4-M
- ASUS P8Z77-M
- Emulare QEMU putere9
- Intel Alderlake-N RVP
- Atlas Prodrive
- Star Labs Star Labs StarBook Mk V (i3-1115G4 și i7-1165G7)
- System76 privire16 3050, 3060 și 3060-b
- Suportul pentru plăcile de bază Google Corsola, Nasher și Stryke a fost întrerupt.
- S-a adăugat suport pentru procesorul Power9 și AMD Sabrina SoC.
- S-a adăugat o opțiune de dezactivare a subsistemului IME (Intel Management Engine), care vine pe majoritatea plăcilor de bază moderne cu procesoare Intel și este implementat ca un microprocesor separat care funcționează independent de CPU și realizează sarcini care trebuie separate de sistemul de operare, cum ar fi ca procesarea conținutului protejat (DRM), implementarea modulelor TPM (Trusted Platform Module) și interfețe de nivel scăzut pentru monitorizarea și controlul echipamentelor. Pentru a dezactiva IME în sistemele cu procesoare din familia Skylake la Alder Lake, se folosește parametrul me_state în CMOS, atribuindu-i o valoare 1 căreia se va dezactiva motorul. Pentru a schimba starea CSME prin CMOS, a fost adăugată metoda „.enable”, a cărei stare corespunde parametrului me_state.
- S-a adăugat coreboot-configurator, o GUI simplă pentru modificarea setărilor CMOS în Coreboot CBFS folosind utilitarul nvramtool.
- S-a adăugat utilitarul apcb_v3_edit pentru editarea fișierelor binare APCB V3 (AMD PSP Customization Block) și înlocuirea a până la 16 SPD (Serial Presence Detect) în ele.
- Submodule actualizate amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs și vboot.
- Codul pentru configurarea LAPIC (controller de întrerupere programabil local avansat) a fost mutat în MP init.
- S-a adăugat suport pentru secvențele de evacuare ANSI pentru a evidenția evenimente importante, cum ar fi erori și avertismente, atunci când se afișează jurnalele în consola interactivă.
- Funcția cbmem_dump_console a fost implementată, similară cu cbmem_dump_console_to_uart, dar funcționează cu console configurate în mod obișnuit.
- Setările de imagine live sunt adaptate pentru a funcționa cu distribuția NixOS 21.11. Pachetul iasl a fost întrerupt și a fost înlocuit cu acpica-tools.
- Bootloaderul U-Boot a fost actualizat la versiunea 2021.10.
- S-a adăugat suport pentru sisteme cu mai mult de 128 de nuclee CPU.
- S-a adăugat driver pentru senzorii de proximitate SAR Semtech sx9360 utilizați în dispozitivele Samsung.
- S-a adăugat driver pentru controlerele SD SGenesys Logic GL9750 utilizate în Chromebookuri.
- S-a adăugat suport pentru controlerele Ethernet Realtek RT8125.
- S-a adăugat driver pentru Fibocom 5G WWAN ACPI.
- S-a adăugat suport pentru topologii de memorie mixtă atunci când utilizați DDR4.
- S-a adăugat suport pentru specificația FSP 2.3 (Flexible Software Package).
- Cod reproiectat pentru calcularea hashurilor utilizat în verificarea și evaluarea stării CBFS
- S-a adăugat suport pentru tehnologia PCI-e Resizable BAR (Registrele de adresă de bază), care permite procesorului să acceseze întreaga memorie video a cardului PCI.
În plus, este prezentat un plan de tranziție începând de la versiunea 4.18 până la a patra ediție a mecanismului de alocare a resurselor (RESOURCE_ALLOCATOR_V4), care adaugă suport pentru manipularea mai multor intervale de resurse, folosind întregul spațiu de adrese și alocarea memoriei în zone de peste 4 GB. Coreboot 4.18, așteptat în noiembrie, intenționează să renunțe la mecanismul clasic de inițializare multiprocesor (LEGACY_SMP_INIT), înlocuindu-l cu codul de inițializare PARALLEL_MP.
Sursa: opennet.ru