{"id":102428,"date":"2021-11-30T15:36:39","date_gmt":"2021-11-30T13:36:41","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl"},"modified":"2021-11-30T15:36:39","modified_gmt":"2021-11-30T13:36:41","slug":"vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl","status":"publish","type":"post","link":"https:\/\/prohoster.info\/ro\/blog\/news\/vortex-otkrytyj-gpgpu-na-baze-arhitektury-risc-v-sovmestimyj-s-opencl","title":{"rendered":"Vortex \u2014 GPGPU deschis bazat pe arhitectura RISC-V, compatibil cu OpenCL","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Un grup de cercet\u0103tori de la Institutul Tehnologic Georgia dezvolt\u0103 proiectul de cercetare Vortex, care ofer\u0103 un GPGPU deschis bazat pe arhitectura setului de instruc\u021biuni RISC-V, destinat realiz\u0103rii calculilor paralele utiliz\u00e2nd API OpenCL \u0219i modelul de execu\u021bie SIMT (Single Instruction, Multiple Threads), precum \u0219i desf\u0103\u0219ur\u0103rii de studii \u00een domeniul graficii 3D \u0219i dezvolt\u0103rii de noi arhitecturi GPU. Proiectul se afl\u0103 \u00een prezent \u00eentr-o etap\u0103 prototip, func\u021bion\u00e2nd cu ajutorul FPGA. Schemele, descrierile blocurilor hardware \u00een limbaj Verilog, simulatorul, driverele \u0219i documenta\u021bia de proiect asociat\u0103 sunt distribuite sub licen\u021ba BSD. <\/p>\n
\u00cen forma sa actual\u0103, se ofer\u0103 un ISA standard RISC-V, extins cu c\u00e2teva instruc\u021biuni suplimentare necesare pentru a suporta func\u021biile GPU \u0219i gestionarea threading-ului. La dezvoltarea sa, autorii proiectului au \u00eencercat s\u0103 minimizeze modific\u0103rile \u00een arhitectura setului de instruc\u021biuni RISC-V, utiliz\u00e2nd, \u00een m\u0103sura \u00een care a fost posibil, instruc\u021biunile vectoriale existente. O abordare similar\u0103 este utilizat\u0103 \u0219i \u00een proiectul RV64X, care dezvolt\u0103, de asemenea, un GPU deschis bazat pe tehnologiile RISC-V.
<\/center> <\/p>\n
Capacit\u0103\u021bile Vortex de procesare grafic\u0103 sunt \u00een prezent limitate. S-a anun\u021bat implementarea suportului OpenGL ES bazat pe Vortex, dar \u00een GPU-ul propriu-zis a fost implementat\u0103 doar instruc\u021biunea «tex» pentru accelerarea proces\u0103rii texturilor, care se execut\u0103 la nivelul shader-ului de fragment. Rasterizatorul \u00eencorporat lipse\u0219te \u2014 toat\u0103 procesarea opera\u021biunilor geometrice se realizeaz\u0103 pe CPU-ul sistemului, iar primitivele de baz\u0103 pentru puncte, linii \u0219i triunghiuri, precum \u0219i procesarea fragmentelor, ad\u00e2ncimii \u0219i transparen\u021bei, sunt implementate folosind nucleul OpenCL.
<\/center> <\/p>\n
\u00cen viitor, se preconizeaz\u0103 implementarea de extensii ISA specifice pentru procesarea grafic\u0103, ad\u0103ugarea suportului pentru API CUDA \u0219i Vulkan, precum \u0219i extensii pentru accelerarea sistemelor de \u00eenv\u0103\u021bare automat\u0103 \u0219i analiza datelor. Pentru dezvoltarea aplica\u021biilor se propune un toolkit care include variante PoCL adaptate pentru a func\u021biona cu Vortex (compilatorul \u0219i runtime-ul OpenCL), LLVM\/Clang, GCC \u0219i Binutils. Este suportat\u0103 simularea func\u021bion\u0103rii cipului folosind Verilator (simulator Verilog) \u0219i SimX (simulare software).
<\/center> <\/p>\n
Caracteristicile principale ale Vortex: <\/p>\n
\n
Suport pentru arhitectura setului de instruc\u021biuni RISC-V RV32IMF.\n
Scalarea cipului la 64 de nuclee cu cache-uri op\u021bionale L2 \u0219i L3.\n
Fiecare nucleu poate executa 1024 de thread-uri \u0219i func\u021bioneaz\u0103 la o frecven\u021b\u0103 de 250 MHz.\n
Puterea de calcul maxim\u0103 este estimat\u0103 la 128 Gflops, iar l\u0103\u021bimea de band\u0103 a memoriei la 16 GB\/s. O implementare cu 32 de nuclee, func\u021bion\u00e2nd la 200 MHz, bazat\u0103 pe FPGA Altera Stratix 10, a demonstrat o performan\u021b\u0103 de 25.6 GFlops.\n
Suport pentru standardul OpenCL 1.2.\n
Posibilitate de implementare pe baza FPGA Intel Arria 10 \u0219i Intel Stratix 10. <\/ul>\n
![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/b28015da9f9188f87f402a8b14ee070b.jpg\")
<\/center> <\/p>\n![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/a12215387481ff353fb2fd4454c286da.jpg\")
<\/center> <\/p>\n![\"Vortex](\"\/wp-content\/uploads\/2021\/11\/d0b801f648a6863f190ec62c4a36fb6a.jpg\")
<\/center> <\/p>\n