{"id":156210,"date":"2026-02-01T23:12:51","date_gmt":"2026-02-01T21:12:54","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4"},"modified":"2026-02-02T16:58:05","modified_gmt":"2026-02-02T14:58:05","slug":"intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","status":"publish","type":"post","link":"https:\/\/prohoster.info\/ro\/blog\/news\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","title":{"rendered":"Intel a prezentat un exemplat imens de chip AI cu patru blocuri logice \u0219i 12 stive HBM4.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Intel Foundry a lansat un document publicitar<\/a>, descriind \u00een detaliu solu\u021biile avansate ale companiei pentru dezvoltarea \u0219i implementarea hardware-ului pentru aplica\u021biile de inteligen\u021b\u0103 artificial\u0103 \u0219i calcul de \u00eenalt\u0103 performan\u021b\u0103. Intel a demonstrat de asemenea un \u201eprototip de chip pentru IA\u201d, eviden\u021biind actualele capacit\u0103\u021bi ale companiei \u00een domeniul ambal\u0103rii.<\/p>\n

<\/center>\"Intel<\/p>\n

Intel a prezentat un sistem \u00een package (SiP) de dimensiunea a opt fotomodele standard de cipuri, incluz\u00e2nd patru blocuri logice, 12 stive de clas\u0103 HBM4 \u0219i dou\u0103 blocuri de intrare-ie\u0219ire. Spre deosebire de conceptul masiv cu 16 blocuri logice \u0219i 24 de stive HBM5, prezentat de companie<\/a> luna trecut\u0103, acest sistem este cu adev\u0103rat preg\u0103tit pentru produc\u021bie deja ast\u0103zi.<\/p>\n

Este important de men\u021bionat c\u0103 Intel Foundry a ar\u0103tat nu un accelerator IA func\u021bional, ci un \u201eprototip de chip pentru IA\u201d, demonstr\u00e2nd cum pot fi fizic create (sau, mai degrab\u0103, asamblate) viitoarele procesoare pentru IA \u0219i calcul de \u00eenalt\u0103 performan\u021b\u0103. Intel ilustreaz\u0103 \u00eentreaga metod\u0103 de construc\u021bie, care \u00eembin\u0103 mari blocuri de calcul, stive de memorie de mare vitez\u0103, interconexiuni inter-chip rapide \u0219i noi tehnologii de alimentare \u00eentr-un singur pachet tehnologic. Acest pachet este semnificativ diferit de ceea ce ofer\u0103 ast\u0103zi companii precum TSMC. Intel dore\u0219te s\u0103 demonstreze c\u0103 procesoarele urm\u0103toarelor genera\u021bii pentru IA de \u00eenalt\u0103 performan\u021b\u0103 pot avea o construc\u021bie multi-chiplet, iar Intel Foundry este deja capabil\u0103 s\u0103 le produc\u0103.<\/p>\n

Platforma demonstrat\u0103 se bazeaz\u0103 pe patru mari blocuri logice, probabil construite pe procesul tehnologic Intel 18A (prin urmare, cu tranzistori RibbonFET cu por\u021bi circulare \u0219i un sistem de alimentare PowerVia de pe spate), care sunt \u00eenconjurate de stive de memorie de clas\u0103 HBM4 \u0219i unit\u0103\u021bi de intrare-ie\u0219ire. Toate elementele cheie sunt, probabil, conectate prin pun\u021bi EMIB-T 2.5D, integrate direct \u00een substratul carcasei. Intel folose\u0219te tehnologia interfe\u021bei interchip EMIB-T, care adaug\u0103 g\u0103uri de trecere silicogene \u00een interiorul pun\u021bilor, astfel \u00eenc\u00e2t alimentarea electric\u0103 \u0219i semnalele s\u0103 poat\u0103 circula at\u00e2t vertical, c\u00e2t \u0219i orizontal, pentru a maximiza densitatea interconexiunilor \u0219i alimentarea. Platforma este proiectat\u0103 pentru interfe\u021bele interchip UCIe, care opereaz\u0103 la viteze de 32 GT\/s \u0219i mai mult \u0219i care, de asemenea, par s\u0103 fie utilizate pentru conectarea stivelor C-HBM4E.<\/p>\n

\"Intel<\/p>\n

Exemplarul de test al cipului demonstreaz\u0103, de asemenea, trecerea Intel la asamblarea vertical\u0103. Foile de parcurs pentru tehnologiile de proces ale companiei includ tehnologia Intel 18A-PT, dezvoltat\u0103 special pentru ciplete, care implic\u0103 plasarea altor cristale logice sau memorie deasupra. Prin urmare, cipletele trebuie s\u0103 aib\u0103 alimentare pe spate \u0219i, de asemenea, s\u0103 utilizeze interconexiuni de tip trecere \u0219i hibrid. \u00cen cazul \u201eexemplarului de test al procesorului AI\u201d, cristalele de baz\u0103 18A-PT sunt plasate sub cristalele de calcul 18A\/18A-P \u0219i ac\u021bioneaz\u0103 fie ca cipuri mari de memorie cache, fie \u00eendeplinesc o func\u021bie auxiliar\u0103. Pentru interconectarea vertical\u0103 a cipletelor, Intel utilizeaz\u0103 gama de tehnologii de ambalare Foveros \u2014 Foveros 2.5D, Foveros-R \u0219i Foveros Direct 3D. Acestea permit realizarea unei conexiuni cu cupru cu pas sub\u021bire \u00eentre cristalele active pentru a asigura cea mai mare l\u0103\u021bime de band\u0103 \u0219i eficien\u021b\u0103 energetic\u0103 a cristalelor superioare. \u00cempreun\u0103 cu pun\u021bile EMIB, aceste metode permit Intel s\u0103 creeze o asamblare hibrid\u0103 lateral-vertical\u0103, pe care compania o pozi\u021bioneaz\u0103 ca o alternativ\u0103 la interpozitoarele de siliciu mari, cu un coeficient de utilizare a pl\u0103cii mai mare \u0219i o rat\u0103 de ie\u0219ire a produselor valabile.<\/p>\n

Pentru acceleratoarele de AI multi-chip \u0219i calculul de \u00eenalt\u0103 performan\u021b\u0103, principala limitare structural\u0103 este furnizarea de energie. \u00cen acest scop, platforma Intel trebuie s\u0103 combine toate cele mai recente inova\u021bii Intel \u00een domeniul economisirii energiei, inclusiv PowerVia, condensatoare integrate Omni MIM, decuplare la nivel de pod \u00een EMIB-T, condensatoare eDTC \u0219i eMIM-T pe cristalul de baz\u0103, precum \u0219i inductoare integrate CoaxMIL pentru a sus\u021bine regulatoare de tensiune semi-integrate (IVR) amplasate sub fiecare stiv\u0103 \u0219i sub carcas\u0103 (spre deosebire de IVR \u00een cazul CoWoS-L de la TSMC, care sunt parte integrant\u0103 a interpozitorului). Aceast\u0103 re\u021bea multi-strat este destinat\u0103 s\u0103 suporte un curent stabil \u00een sarcini de lucru de AI generativ, f\u0103r\u0103 a reduce nivelul de tensiune.<\/p>\n

Prin demonstra\u021bia sa, Intel \u00eencearc\u0103 evident s\u0103 atrag\u0103 clien\u021bi. P\u00e2n\u0103 \u00een prezent, nu se \u0219tie dac\u0103 acceleratoarele de AI de nou\u0103 genera\u021bie, denumite Jaguar Shores, ale c\u0103ror lansare este programat\u0103 pentru 2027, vor utiliza arhitectura pe care Intel o prezint\u0103 ast\u0103zi.<\/p>\n

Sursa:<\/strong><\/p>\n