Vydanie Coreboot 4.22

Dostupná verzia projektu CoreBoot 4.22, v rámci ktorého sa vyvíja slobodná alternatíva k proprietárnym firmvér a BIOS. Kód projektu je distribuovaný pod licenciou GPLv2. Na vytvorení novej verzie sa podieľalo 135 vývojárov, ktorí pripravili 977 zmien. Zaznamenáva sa, že od nasledujúcej verzie prejde projekt na novú schému pomenovania verzií, ktorá bude založená na dátume (rok.mesiac.aktualizácia), napríklad vo februári 2024 namiesto verzie 4.23 bude vytvorená verzia 24.02.00.

Hlavné zmeny:

• Pridaná základná implementácia platformy AMD openSIL (Open-Source Silicon Initialization Library), ktorá rozvíja komponenty na zjednodušenie vytvárania firmvéru.
• Pridaná podpora pre 17 základných dosiek. 11 pridaných dosiek sa používa na zariadeniach s Chrome OS alebo na serveroch Google. Dosky, ktoré nie sú prepojené s Google:
  • AMD Onyx
  • Intel Meteorlake-P RVP
  • Purism Librem 11
  • Purism Librem L1UM v2
  • Siemens FA EHL
  • Supermicro X11SSW-F
• Pridaná podpora SoC AMD Genoa.
• Na architektúre x86 v štádiách pred inicializáciou pamäte bola implementovaná podpora sekcie „.data“, ktorá umožňuje používanie definícií globálnych premenných v kóde v jazyku C. V štádiu zavádzacieho bloku sú údaje pripojené hneď po kóde a potom sú umiestnené do cache pomocou konceptu Cache-As-RAM (VMA).
• Pre systémy x86 v štádiu ramstage a v štádiách pred inicializáciou pamäte bola implementovaná podpora cache pre súborový systém CBFS, ktorý sa používa na umiestnenie komponentov Coreboot na Flash. Cache CBFS umožňuje rozbaľovanie súborov CBFS pomocou funkcie cbfs_map() bez vyhradenia samostatnej oblasti pamäte pre súbor. Pre nastavenie veľkosti cache sú navrhnuté parametre PRERAM_CBFS_CACHE_SIZE a RAMSTAGE_CBFS_CACHE_SIZE.
• Pridaná možnosť zabudovania romstage do zavádzacieho bloku (bootblock). Dodávka romstage v rámci zavádzacieho bloku umožňuje zmenšiť veľkosť kódu o 10-20 tisíc riadkov. Medzi situácie, v ktorých môže byť potrebná samostatná dodávka romstage, patrí konfigurácie s vboot alebo fallback režimom, ako aj zariadenia s obmedzenou veľkosťou zavádzacieho bloku (Intel APL 32K) alebo príliš pomalým zavádzacím médiom (niektoré ARM SoC).
• V gfx bol pridaný API na určenie prítomnosti vonkajšieho displeja na zariadeniach s čipmi Intel.
• V pci_rom bola realizovaná možnosť pridania kontrolného súčtu pre VBIOS pri vypĺňaní tabuľky VFCT. Takýto kontrolný súčet kontrolujú niektoré ovládače AMD pre Windows.
• Pridané zmeny na spustenie systému Windows na niektorých zariadeniach Chromebook s Coreboot.
• Implementovaná generácia ACPI tabuľky pre zariadenia založené na architektúre ARM64.
• Zlepšená kompatibilita so špecifikáciami ACPI.
• Nastavenia MRC (Memory Reference Code) pre dosky SNB+MRC boli presunuté do štruktúry DeviceTree.
• Aktualizované komponenty payload založené na U-Boot a edk2.
• Aktualizovaný použitý nástroj: GMP 6.3.0, binutils 2.41 a MPFR 4.2.1.
• Hlavná vetva v Git úložisku bola premenovaná z "master" na "main".

Zdroj: opennet.ru