Intel Foundry vydala reklamný dokument, podrobne popisujúci pokročilé riešenia spoločnosti v oblasti vývoja a implementácie hardvéru pre aplikácie umelej inteligencie a vysoko výkonné výpočty. Intel tiež demonštrovala „testovací vzor čipu pre AI“, ktorý ukazuje aktuálne možnosti spoločnosti v oblasti balenia.
Intel predviedla systém v puzdre (SiP) s veľkosťou ôsmich fotomaskových vzoriek štandardných čipov, vrátane štyroch logických blokov, 12 zásobníkov HBM4 triedy a dvoch blokov vstupu a výstupu. Na rozdiel od rozsiahlej koncepcie so 16 logickými blokmi a 24 zásobníkmi HBM5, predstavenej spoločnosťou minulý mesiac, je tento systém skutočne vhodný na výrobu už dnes.
Je dôležité poznamenať, že Intel Foundry neukázala funkčný akcelerátor AI, ale "testovací vzor čipu pre AI", ktorý demonštruje, ako možno fyzicky vytvárať (alebo skôr zostavovať) budúce procesory pre AI a vysoko výkonné výpočty. Intel ukazuje celý spôsob konštrukcie, ktorý spája veľké výpočtové bloky, zásobníky vysokorýchlostnej pamäte, superrýchle medzičipové spojenia a nové technológie napájania v jednom technologickom puzdre. Toto puzdro sa výrazne líši od toho, čo dnes ponúkajú také spoločnosti ako TSMC. Intel chce ukázať, že procesory ďalších generácií pre vysoko výkonnú AI môžu mať mnohokrátčipovú konštrukciu, a Intel Foundry ich už dokáže vyrábať.
Základom prezentovanej platformy sú štyri veľké logické bloky, ktoré sú pravdepodobne postavené na technologickom procese Intel 18A (a preto s tranzistormi RibbonFET s kruhovou bránou a systémom napájania PowerVia umiestneným na zadnej strane), obklopené zásobníkmi pamäte triedy HBM4 a blokmi vstupov a výstupov. Všetky kľúčové prvky sú pravdepodobne prepojené mostami EMIB-T 2.5D, ktoré sú integrované priamo do podložky puzdra. Intel využíva technológiu medzičipového rozhrania EMIB-T, ktorá pridáva priečne kremíkové prechodové otvory v rámci mostov, aby napájanie a signály mohli prechádzať vertikálne aj horizontálne, čím maximalizujú hustotu prepojení a dodávky energie. Platforma je navrhnutá pre medzičipové rozhrania UCIe, ktoré pracujú pri rýchlosti 32 GT/s a vyššej, a zjavne sa tiež používajú na pripojenie zásobníkov C-HBM4E.
Testovací vzor čipu taktiež demonštruje prechod Intelu k vertikálnemu zabaleniu. Cestovná mapa procesných technológií spoločnosti obsahuje technológiu Intel 18A-PT, vyvinutú špeciálne pre čiplety, ktoré predpokladajú umiestnenie iných logických kryštálov alebo pamäte navrchu. Preto musia mať čiplety napájanie zospodu a taktiež využívať priečne a hybridné prepojenia. V prípade „testovacieho vzoru procesora AI“ sú základné kryštály 18A-PT umiestnené pod výpočtovými kryštálmi 18A/18A-P a buď slúžia ako veľké čipy cache alebo vykonávajú inú pomocnú funkciu. Pre vertikálne prepojenie čipletov Intel využíva rodinu technológií balenia Foveros – Foveros 2.5D, Foveros-R a Foveros Direct 3D. Tieto technológie umožňujú realizovať tenkostenné medené prepojenie medzi aktívnymi kryštálmi pre zaistenie maximálnej priepustnosti a energetickej efektívnosti horných kryštálov. Spolu s mostami EMIB tieto metódy umožňujú Intelu vytvárať hybridné laterálne-vertikálne zloženie, ktoré spoločnosť prezentuje ako alternatívu k veľkým kremíkovým interposerom s vyšším využitím plochy a výťažkom kvalitných výrobkov.
Pre mnohoprocesorové akcelerátory AI a výpočty s vysokým výkonom je hlavnou konštrukčnou obmedzenosťou napájanie. Na tento účel musí platforma Intel zlúčiť všetky najnovšie inovácie v oblasti úspor energie, vrátane PowerVia, integrovaných kondenzátorov Omni MIM, oddelenia na úrovni mosta v EMIB-T, kondenzátorov eDTC a eMIM-T na základnom čipe, ako aj integrovaných induktorov CoaxMIL na podporu polointegrovných regulátorov napätia (IVR), umiestnených pod každou vrstvou a pod samotným puzdrom (na rozdiel od IVR v prípade CoWoS-L od TSMC, ktoré sú súčasťou interposeru). Táto viacúrovňová sieť je navrhnutá na podporu stabilného prúdu v pracovných záťažiach generatívneho AI bez zníženia úrovne napätia.
Svojou demonštráciou sa Intel zjavne snaží prilákať zákazníkov. V súčasnosti nie je známe, či sa AI akcelerátor novej generácie s kódovým názvom Jaguar Shores, ktorého spustenie je naplánované na rok 2027, bude využívať architektúru, ktorú Intel dnes demonštruje.
Zdroj:
Zdroj: 3dnews.ru
