Málokto vie, že procesorová architektúra ARC patrí medzi najrozšírenejšie architektúry spolu s ARM, MIPS a x86. Vyvinutá v 80. rokoch, architektúra ARC sa používa v rôznych mikrokontroléroch pre široké spektrum vysokotechnologických produktov, pričom každý rok sa na jej základe vyrába približne zariadení.
Nedávno spoločnosť Synopsys oznámila nové generácie 32- a 64-bitových procesorových jadier ARC, ktoré sľubujú trojnásobné zvýšenie výkonu v porovnaní so svojimi predchodcami a umožnia vytvárať systémy na čipe s 12 jadrami. Nové jadrá tak umožnia spoločnosti Synopsys súťažiť s ARM v niekoľkých nových oblastiach.
«Vstavané aplikácie, ako sú ovládače pre pevnésolidné disky alebo sieťové zariadenia, sa stávajú čoraz zložitejšími, čo si vyžaduje značné zvýšenie výkonu pri obmedzenej spotrebe energie a veľkosti,» povedal John Koeter, senior viceprezident pre marketing a strategiu v oblasti duševného vlastníctva v spoločnosti Synopsys. «S uvedením novej architektúry ARCv3 a jadier ARC HS5x a HS6x budú vývojári schopní uspokojiť rastúce požiadavky na výkon svojich SoC dnes a v budúcnosti.»
Nové rodiny procesorov Synopsys DesignWare ARC zahŕňajú 32-bitové jadrá a 64-bitové jadrá . Čerstvo oznámené procesory sú určené pre široké spektrum aplikácií, ako sú ovládače pre pevné disky (SSD), sieťové ovládače, autopiloty pre vozidlá, informačno-zábavné systémy v automobiloch a mnohé ďalšie. Pri zohľadnení rastúcich požiadaviek na objem RAM, 64-bitové ARC HD6x umožnia vytvárať systémy s 4,5 PB DRAM, zatiaľ čo zariadenia na báze ARC HD5x budú musieť obmedziť objemy. Skutočné objemy podporovanej operačnej pamäte sa však pravdepodobne riadia použitým operačným systémom, pričom viditeľné výhody 64-bitových CPU spočívajú v širšej pipeline a väčšom registre.
Pokiaľ ide o architektúry DesignWare ARC HS5x a DesignWare ARC HS6x, podporujú inštrukčný súbor ARCv3, ktorý je možné rozšíriť o inštrukcie APEX (ARC Processor EXtensions), ak si niektorý z klientov bude potrebovať niečo špecifické. Okrem toho, ARC HS57D je vybavený digitálnym signálnym procesorom ARCv3DSP s podporou 150 inštrukcií. Nové jadrá majú hĺbku potrubia 10 úrovní, dokážu vykonávať dve inštrukcie za cyklus a sú vybavené 128-bitovým modulom pre výpočty s pohyblivou desatinnou čiarkou. V tomto prípade najpokrokovejšie verzie jadier podporujú druhú úroveň cache (L2) s veľkosťou až 16 MB.
Pokiaľ ide o výkon, Synopsys uvádza 3 DMIPS na MHz pri celých výpočtoch, ako aj 5,1 CoreMark na MHz, čo je veľmi slušné pre miniátorné jadrá s minimálnou spotrebou energie. Takže 3 DMIPS na MHz je viac, ako má celkom výkonný procesor , zatiaľ čo 5,1 CoreMark na MHz je viac, ako má akýkoľvek
Procesorové jadrá Synopsys DesignWare ARC HS5x a HS6x | |||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Inštrukčný súbor | ARCv3 | ||||
| Inštrukcie APEX | Podporovány | ||||
| Bity | 32-bitový | 64-bitový | |||
| Inštrukcií za cyklus | 2 | ||||
| Dĺžka potrubia | 10 úrovní | ||||
| DSP | — | ARCv3DSP 150 inštrukcií | — | — | — |
| Presnosť FPU | FP16, FP32, FP64 | ||||
| Procesorový klastra | 12 jadier | ||||
| Zrýchľovačov na klastra | 16 zrýchľovačov | ||||
| L1 | Cache inštrukcií + Cache dát | ||||
| L2 | — | — | 16 MB | — | 16 MB |
| Maximálny objem pamäte | 64 GB (závisí od OS) | 4,5 Petabajtov | |||
| Frekvencia (na t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS na jadro / 3 DMIPS na MHz | ||||
| CoreMark | 9180 CoreMark na jadro / 5,1 CoreMark na MHz | ||||
Jednou z kľúčových vlastností novej rodiny DesignWare ARC HS5x a DesignWare ARC HS6x je možnosť vytvárať systémy na čipe (SoC) s 12 procesorovými jadrami pre všeobecné použitie a 16 špecializovanými zrýchľovačmi. Každé jadro/zrýchľovač v takomto procesore pracuje na vlastnej taktovej frekvencii a využíva vlastnú napájaciu subsystému na maximalizáciu energetickej efektívnosti. Spolu s novými jadrami ponúka Synopsys aj vnútroprocesorové cache koherentné spojenie s prenosovou rýchlosťou 800 GB/s.
Takéto SoC založené na architektúre ARC nie sú v súčasnosti veľmi rozšírené, ale z hľadiska perspektívnych procesorov pre systémy automatizácie, ukladania dát, správy prenosových tokov, viacjadrové spracovanie a rôzne typy akcelerátorov, prídu veľmi vhod. To posledné umožní spoločnosti Synopsys konkurovať jadram ARM o miesto v SoC pre uvedené aplikácie, čo sa doteraz nestalo. Takže jadrami DesignWare ARC HS5x a DesignWare ARC HS6x sa už zaujíma výrobca pevného disku Starblaze.
„Vývojári vysoko výkonných embedded riešení sa neustále stretávajú s novými výzvami v oblasti dosahovania vysokej výkonnosti pri použití veľkých objemov pamäte a obmedzením v oblasti spotreby energie a rozmerov,“ povedal Bruce Cheng, hlavný vedecký pracovník Starblaze. „Možnosti nových 32-bitových procesorov ARC HS5x a 64-bitových procesorov HS6x spoločnosti Synopsys v oblasti viacjadrového spracovania nám umožnia prejsť na nový úroveň účinnosti spotreby energie, ktorý nie je ponúkaný inými procesormi dostupnými na trhu v súčasnosti.“
Synopsys začne ponúkať jadra ARC HS56, HS57D, HS58, HS66, HS68 a ich viacprocesorové verzie HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP od tretieho štvrťroka 2020. Okrem toho spoločnosť ponúkne balík ARC MetaWare Development Toolkit na vytváranie čipov založených na uvedených jadrách, ako aj simulátor a verifikátor na overenie funkčnosti SoC pred realizáciou v kremíku. Čo sa týka podpory zo strany operačných systémov, nové jadra budú kompatibilné s niekoľkými distribúciami Linuxu, Zephyr a rôznymi službami OS.
Zdroj: 3dnews.ru
