Ako viete, kurátor rozhrania PCI Express, medzipriemyselná skupina PCI-SIG, sa ponáhľa, aby vykompenzoval dlhé oneskorenie oproti plánu pri uvádzaní novej verzie zbernice PCI Express na trh so špecifikáciami verzie 5.0. Týmto bola schválená finálna verzia špecifikácií PCIe 5.0 , a v novom roku by sa na trhu mali objaviť zariadenia s podporou aktualizovanej zbernice. Pripomeňme, že v porovnaní s PCIe 4.0 sa prenosová rýchlosť po linke PCIe 5.0 zdvojnásobí na 32 gigatransakcií za sekundu (32 GT/s).
Špecifikácie sú špecifikácie, ale na praktickú implementáciu nového rozhrania je potrebný pracovný kremík a bloky na licencovanie pre vývojárov ovládačov tretích strán. Jedno z týchto rozhodnutí včera a dnes na konferencii v Taipei spoločnosti Astera Labs, Synopsys a Intel. Tvrdí sa, že ide o prvé komplexné riešenie, ktoré je plne pripravené na implementáciu do výroby a na licencovanie.
Platforma zobrazená na Taiwane využíva predprodukčný čip Intelu, radič Synopsys DesignWare a fyzickú vrstvu PCIe 5.0 spoločnosti, ktorú je možné zakúpiť na základe licencie, ako aj časovače od Astera Labs. Retimery sú čipy, ktoré obnovujú integritu hodinových impulzov v prítomnosti rušenia alebo v prípade slabého signálu.
Ako si viete predstaviť, ako sa rýchlosť prenosu dát na jednej linke zvyšuje, integrita signálu má tendenciu klesať, keď sa komunikačné linky predlžujú. Napríklad podľa špecifikácií pre linku PCIe 4.0 je dosah prenosu bez použitia konektorov na linke len 30 cm, pre linku PCIe 5.0 bude táto vzdialenosť ešte kratšia a aj pri takejto vzdialenosti je potrebné započítať časovače v obvode regulátora. Astera Labs sa podarilo vyvinúť retimery, ktoré dokážu fungovať ako v rozhraní PCIe 4.0, tak aj ako súčasť rozhrania PCIe 5.0, čo bolo na konferencii predvedené.
Zdroj: 3dnews.ru