Málokto vie, že architektúra procesorov ARC je jednou z najbežnejších architektúr spolu s architektúrami ARM, MIPS a x86. Architektúra ARC, vyvinutá v 1980-tych rokoch minulého storočia, sa používa v rôznych mikrokontroléroch pre širokú škálu high-tech produktov a každý rok približne zariadení.
Nedávno spoločnosť Synopsys Corporation oznámila novú generáciu 32- a 64-bitových procesorových jadier ARC, ktoré sľubujú trojnásobný výkon v porovnaní s ich predchodcami a tiež umožnia stavať systémy na čipe s 12 jadrami. Nové jadrá teda umožnia Synopsysu konkurovať ARM v mnohých nových oblastiach.
„Vstavané aplikácie, ako sú radiče SSD alebo siete, sa stávajú čoraz zložitejšími a vyžadujú výrazné zvýšenie výkonu pri obmedzenom výkone a veľkosti,“ povedal John Koeter, senior viceprezident pre marketing a stratégiu duševného vlastníctva v spoločnosti Synopsys. „S uvedením novej architektúry ARCv3 a jadier ARC HS5x a HS6x budú vývojári schopní splniť rastúce požiadavky na výkon svojich SoC dnes aj v budúcnosti.
Nové rodiny procesorov Synopsys DesignWare ARC zahŕňajú 32-bitové jadrá a 64-bitové jadrá . Novo oznámené procesory sú zamerané na širokú škálu aplikácií, ako sú ovládače SSD (Solid State Drive), sieťové ovládače, autopiloti vozidiel, automobilové informačno-zábavné systémy a mnohé ďalšie. Berúc do úvahy rastúce požiadavky na RAM, 64-bitový ARC HD6x vám umožní vytvárať systémy s 4,5 PB DRAM, zatiaľ čo zariadenia založené na ARC HD5x sa budú musieť obmedziť na menšie objemy. Skutočné množstvá podporovanej pamäte RAM však budú s najväčšou pravdepodobnosťou diktované použitým operačným systémom a viditeľné výhody 64-bitových procesorov budú diktované širším kanálom a väčším súborom registrov.
Čo sa týka architektúr DesignWare ARC HS5x a DesignWare ARC HS6x, podporujú inštrukčnú sadu ARCv3, ktorú je možné rozšíriť o inštrukcie APEX (ARC Processor EXtensions), ak niektorý z klientov potrebuje niečo konkrétne. Okrem toho je ARC HS57D vybavený digitálnym signálovým procesorom ARCv3DSP s podporou 150 príkazov. Nové jadrá majú hĺbku potrubia 10 stupňov, dokážu vykonávať dve inštrukcie za cyklus hodín a sú vybavené aj 128-bitovou jednotkou s pohyblivou rádovou čiarkou. Najpokročilejšie verzie jadier zároveň podporujú vyrovnávaciu pamäť druhej úrovne (L2) s veľkosťou až 16 MB.
Keď už hovoríme o výkone, Synopsys uvádza 3 DMIPS na MHz v celočíselných výpočtoch a tiež 5,1 CoreMark na MHz, čo je veľmi dobré pre miniatúrne jadrá s minimálnou spotrebou energie. Takže 3 DMIPS na MHz je vyššia ako u pomerne výkonných procesorov , zatiaľ čo 5,1 CoreMark na MHz je vyšší ako ktorýkoľvek iný
|
Procesorové jadrá Synopsys DesignWare ARC HS5x a HS6x |
|||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Sada príkazov | ARCv3 | ||||
| Pokyny pre APEX | Podporované | ||||
| kapacita | 32-bitový | 64-bitový | |||
| Pokyny na cyklus | 2 | ||||
| Dĺžka dopravníka | 10 krokov | ||||
| DSP | - | ARCv3DSP 150 pokynov |
- | - | - |
| Presnosť FPU | 16. RP, 32. RP, 64. RP | ||||
| Klaster procesorov | 12 jadier | ||||
| Urýchľovače na klaster | 16 posilňovačov | ||||
| L1 | Vyrovnávacia pamäť pokynov + vyrovnávacia pamäť údajov | ||||
| L2 | - | - | 16 MB | - | 16 MB |
| Maximálna kapacita pamäte | 64 GB (v závislosti od operačného systému) | 4,5 petabajtov | |||
| Frekvencia (pri t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS na jadro / 3 DMIPS na MHz | ||||
| CoreMark | 9180 CoreMark na jadro / 5,1 CoreMark na MHz | ||||
Jednou z kľúčových vlastností novej rodiny DesignWare ARC HS5x a DesignWare ARC HS6x je schopnosť vytvárať systém na čipe (SoC) s 12 procesorovými jadrami na všeobecné použitie a 16 špecializovanými akcelerátormi. Každé jadro/urýchľovač v takomto procesore beží na vlastnej frekvencii hodín a využíva svoj vlastný napájací subsystém na maximalizáciu energetickej účinnosti. Spolu s novými jadrami ponúka Synopsys aj koherentné pripojenie s vyrovnávacou pamäťou na čipe s rýchlosťou prenosu dát 800 GB/s.
Tento druh SoC založený na architektúre ARC dnes nie je veľmi bežný, ale s prihliadnutím na perspektívne procesory pre systémy autopilota, ukladanie dát, riadenie toku dát, viacjadrá a rôzne typy akcelerátorov prídu veľmi vhod. Ten umožní Synopsysu súťažiť s jadrami ARM o priestor v SoC pre tieto aplikácie, čo sa predtým nestalo. O jadrá DesignWare ARC HS5x a DesignWare ARC HS6x sa teda už začal zaujímať výrobca SSD Starblaze.
„Vysokovýkonní embedded vývojári neustále čelia novým výzvam pri dosahovaní vysokého výkonu s veľkým množstvom pamäte, výkonu a veľkosti,“ povedal Bruce Cheng, hlavný vedecký pracovník spoločnosti Starblaze. „Viacjadrové možnosti nových 32-bitových procesorov ARC HS5x a 64-bitových HS6x spoločnosti Synopsys nám umožnia dosiahnuť novú úroveň energetickej účinnosti, ktorú neponúkajú iné procesory, ktoré sú v súčasnosti na trhu.“
Synopsys začne ponúkať ARC jadrá HS56, HS57D, HS58, HS66, HS68, ako aj ich viacprocesorové verzie HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP od tretieho štvrťroka 2020. Okrem toho spoločnosť ponúkne ARC MetaWare Development Toolkit na vytváranie čipov založených na týchto jadrách, ako aj simulátor a overovač na kontrolu funkčnosti SoC pred implementáciou do kremíka. Čo sa týka podpory operačných systémov, nové jadrá budú kompatibilné s množstvom linuxových distribúcií, Zephyr, ako aj s rôznymi druhmi proprietárnych operačných systémov.
Zdroj: 3dnews.ru