Technická dokumentácia objasnila rozloženie Ryzen 4000: dva CCD, jeden CCX v CCD, 32 MB L3 v CCX

Včera večer sa na internete objavil technický dokument popisujúci niektoré vlastnosti očakávaných procesorov Ryzen 4000 postavených na mikroarchitektúre Zen 3. Vo všeobecnosti nepriniesol žiadne špeciálne odhalenia, no potvrdil mnohé z predpokladov, ktoré boli vyslovené skôr. .

Technická dokumentácia objasnila rozloženie Ryzen 4000: dva CCD, jeden CCX v CCD, 32 MB L3 v CCX

Podľa dokumentácie si procesory Ryzen 4000 (kódové označenie Vermeer) zachovajú rozloženie chipletov zavedené v ich predchodcoch generácie Zen 2. Budúce masové procesory, ako tomu bolo doteraz, budú mať I/O čiplet a jeden alebo dva CCD ( Core Complex Die) - čipy obsahujúce výpočtové jadrá.

Kľúčovým rozdielom medzi procesormi Zen 3 bude vnútorná štruktúra CCD. Zatiaľ čo v súčasnosti každé CCD obsahuje dva štvorjadrové CCX (Core Complex), z ktorých každý má svoj vlastný 3 MB L16 cache segment, čiplety Ryzen 4000 budú pozostávať z jedného osemjadrového CCX. Objem vyrovnávacej pamäte L3 v každom CCX sa zvýši zo 16 na 32 MB, ale to samozrejme nepovedie k zmene celkovej kapacity vyrovnávacej pamäte. Osemjadrové procesory série Ryzen 4000, ktoré budú mať po novom jeden čip CCD, dostanú 32 MB L3 cache a 16-jadrové CPU s dvomi CCD chipletmi budú mať 64 MB L3 cache, zloženú z dvoch segmentov.

Technická dokumentácia objasnila rozloženie Ryzen 4000: dva CCD, jeden CCX v CCD, 32 MB L3 v CCX

Nie je potrebné očakávať zmeny v objeme vyrovnávacej pamäte L2: každé jadro procesora bude mať 512 KB vyrovnávacej pamäte druhej úrovne.

Zväčšenie CCX však bude mať zjavný vplyv na výkon. Každé z jadier v Zen 3 bude mať priamy prístup k väčšej časti vyrovnávacej pamäte L3 a navyše viac jadier bude môcť priamo komunikovať, čím sa obíde Infinity Fabric. To znamená, že Zen XNUMX zníži medzijadrovú komunikačnú latenciu a zníži vplyv obmedzenej šírky pásma zbernice Infinity Fabric procesora na výkon, čo znamená, že indikátor IPC (inštrukcie vykonávané na takt) sa v konečnom dôsledku zvýši.

Zároveň nehovoríme o žiadnom zvýšení počtu jadier v spotrebiteľských procesoroch. Maximálny počet čipov CCD v Ryzen 4000 bude obmedzený na dva, takže maximálny počet jadier v procesore nebude môcť prekročiť 16.

Technická dokumentácia objasnila rozloženie Ryzen 4000: dva CCD, jeden CCX v CCD, 32 MB L3 v CCX

Taktiež sa neočakávajú žiadne zásadné zmeny s podporou pamäte. Ako vyplýva z dokumentu, maximálny oficiálne podporovaný režim pre Ryzen 4000 zostane DDR4-3200.

Dokumentácia neposkytuje žiadne podrobnosti o zložení modelového radu a frekvenciách procesorov v ňom zahrnutých. Podrobnejšie informácie sa zrejme dozvedia 8. októbra, kedy AMD usporiada špeciálnu akciu venovanú procesorom Ryzen 4000 a mikroarchitektúre Zen 3.

Zdroj:



Zdroj: 3dnews.ru

Pridať komentár