Digitalni računalnik nosilne rakete (LVDC) je imel ključno vlogo v lunarnem programu Apollo, saj je poganjal raketo Saturn 5. Kot večina računalnikov tistega časa je podatke shranjeval v drobnih magnetnih jedrih. V tem članku Cloud4Y govori o pomnilniškem modulu LVDC iz deluxe Steve Jurvetson.
Ta pomnilniški modul je bil izboljšan sredi šestdesetih let. Zgrajen je bil z uporabo komponent za površinsko montažo, hibridnih modulov in prilagodljivih povezav, zaradi česar je bil za red velikosti manjši in lažji od običajnega računalniškega pomnilnika tistega časa. Vendar je pomnilniški modul omogočal shranjevanje le 1960 4096-bitnih besed.
Pomnilniški modul z magnetnim jedrom. Ta modul shrani 4K besed s 26 podatkovnimi biti in 2 paritetnima bitoma. S štirimi pomnilniškimi moduli, ki dajejo skupno kapaciteto 16 besed, tehta 384 kg in meri 2,3 cm × 14 cm × 14 cm.
Pristanek na Luni se je začel 25. maja 1961, ko je predsednik Kennedy napovedal, da bo Amerika še pred koncem desetletja poslala človeka na Luno. Za to je bila uporabljena tristopenjska raketa Saturn 5, najmočnejša raketa, ki je bila kdaj ustvarjena. Saturn 5 je nadzoroval in nadziral računalnik (tukaj o njem) tretja stopnja nosilne rakete, ki se začne od vzleta v Zemljino orbito in nato na poti do Lune. (Vesoljsko plovilo Apollo se je na tej točki ločevalo od rakete Saturn V in misija LVDC je bila zaključena.)
LVDC je nameščen v osnovni okvir. Na sprednji strani računalnika so vidni okrogli priključki. Uporabljenih 8 električnih konektorjev in dva konektorja za tekočinsko hlajenje
LVDC je bil le eden od številnih računalnikov na krovu Apolla. LVDC je bil povezan s sistemom za nadzor leta, 45 kg težkim analognim računalnikom. Vgrajeni računalnik za vodenje Apolla (AGC) je vodil vesoljsko plovilo do lunine površine. Komandni modul je vseboval en AGC, medtem ko je lunarni modul vseboval drugi AGC skupaj z navigacijskim sistemom Abort, rezervnim računalnikom v sili.
Na krovu Apolla je bilo več računalnikov.
Logične enote (ULD)
LVDC je bil ustvarjen z uporabo zanimive hibridne tehnologije, imenovane ULD, unit load device. Čeprav so bili videti kot integrirana vezja, so moduli ULD vsebovali več komponent. Uporabili so preproste silicijeve čipe, vsak s samo enim tranzistorjem ali dvema diodama. Ti nizi so bili skupaj z natisnjenimi debeloslojnimi natisnjenimi upori nameščeni na keramično rezino za izvedbo vezij, kot so logična vrata. Ti moduli so bili različica modulov SLT (), zasnovan za priljubljene računalnike serije IBM S/360. IBM je začel razvijati module SLT leta 1961, preden so bila integrirana vezja komercialno uspešna, in do leta 1966 je IBM proizvedel več kot 100 milijonov modulov SLT na leto.
Moduli ULD so bili znatno manjši od modulov SLT, kot je razvidno iz spodnje fotografije, zaradi česar so bili primernejši za kompakten vesoljski računalnik.Moduli ULD so namesto kovinskih zatičev v SLT uporabljali keramične ploščice in imeli kovinske kontakte na vrhu površino namesto zatičev. Sponke na plošči so držale modul ULD na mestu in bile povezane s temi nožicami.
Zakaj je IBM namesto integriranih vezij uporabil module SLT? Glavni razlog je bil, da so bila integrirana vezja šele v povojih, saj so bila izumljena leta 1959. Leta 1963 so imeli moduli SLT cenovne in zmogljivostne prednosti pred integriranimi vezji. Vendar so bili moduli SLT pogosto obravnavani kot slabši od integriranih vezij. Ena od prednosti modulov SLT pred integriranimi vezji je bila, da so bili upori v SLT-jih veliko bolj natančni kot tisti v integriranih vezjih. Med proizvodnjo so bili debeloslojni upori v modulih SLT skrbno peskani, da so odstranili uporovni film, dokler niso dosegli želene odpornosti. Tudi moduli SLT so bili v šestdesetih letih prejšnjega stoletja cenejši od primerljivih integriranih vezij.
LVDC in sorodna oprema sta uporabljala več kot 50 različnih tipov ULD.
Moduli SLT (levo) so znatno večji od modulov ULD (desno). Velikost ULD je 7,6 mm × 8 mm
Spodnja fotografija prikazuje notranje komponente modula ULD. Na levi strani keramične plošče so vodniki, povezani s štirimi majhnimi kvadratnimi kristali silicija. Videti je kot vezje, vendar ne pozabite, da je veliko manjše od nohta. Črni pravokotniki na desni so debeli filmski upori, natisnjeni na spodnji strani plošče.
ULD, pogled od zgoraj in od spodaj. Vidni so silicijevi kristali in upori. Medtem ko so imeli moduli SLT upore na zgornji površini, so imeli moduli ULD upore na dnu, kar je povečalo gostoto in stroške.
Na spodnji fotografiji je prikazana silicijeva matrica iz modula ULD, ki je implementirala dve diodi. Velikosti so nenavadno majhne, za primerjavo, v bližini so kristali sladkorja. Kristal je imel tri zunanje povezave skozi bakrene kroglice, prispajkane na tri kroge. Spodnja dva kroga (anodi obeh diod) sta bila dopirana (temnejša območja), zgornji desni krog pa je bila katoda, povezana z bazo.
Fotografija dvodiodnega silicijevega kristala poleg kristalov sladkorja
Kako deluje spomin z magnetnim jedrom
Pomnilnik z magnetnim jedrom je bil glavna oblika shranjevanja podatkov v računalnikih od petdesetih let prejšnjega stoletja, dokler ga v sedemdesetih letih prejšnjega stoletja niso zamenjale naprave za polprevodniško shranjevanje. Spomin je bil ustvarjen iz drobnih feritnih obročev, imenovanih jedra. Feritni obroči so bili postavljeni v pravokotno matrico in dve do štiri žice so potekale skozi vsak obroč za branje in pisanje informacij. Obroči so omogočali shranjevanje enega bita informacije. Jedro je bilo magnetizirano s tokovnim impulzom skozi žice, ki potekajo skozi feritni obroč. Smer magnetizacije enega jedra je mogoče spremeniti s pošiljanjem impulza v nasprotni smeri.
Za branje vrednosti jedra je tokovni impulz postavil obroč v stanje 0. Če je bilo jedro prej v stanju 1, je spreminjajoče se magnetno polje ustvarilo napetost v eni od žic, ki tečejo skozi jedra. Toda če bi bilo jedro že v stanju 0, se magnetno polje ne bi spremenilo in zaznavna žica ne bi povečala napetosti. Tako je bila vrednost bita v jedru prebrana tako, da se je ponastavila na nič in preverila napetost na žici za branje. Pomembna značilnost spomina na magnetnih jedrih je bila, da je proces branja feritnega obroča uničil njegovo vrednost, zato je bilo treba jedro »prepisati«.
Bilo je neprijetno uporabiti ločeno žico za spreminjanje magnetizacije vsakega jedra, vendar je bil v petdesetih letih prejšnjega stoletja razvit feritni pomnilnik, ki je deloval na principu sovpadanja tokov. Štirižično vezje - X, Y, Sense, Inhibit - je postalo običajno. Tehnologija je izkoristila posebno lastnost jeder, imenovano histereza: majhen tok ne vpliva na feritni spomin, vendar bi tok nad pragom magnetiziral jedro. Pri napajanju s polovico zahtevanega toka na eni liniji X in eni liniji Y je samo jedro, v katerem sta se križali obe liniji, prejelo dovolj toka za ponovno magnetizacijo, medtem ko so druga jedra ostala nedotaknjena.
Takole je izgledal spomin IBM 360 Model 50. LVDC in Model 50 sta uporabljala isto vrsto jedra, znano kot 19-32, ker je bil njun notranji premer 19 milov (0.4826 mm), zunanji premer pa 32 milov. (0,8 mm). Na tej fotografiji lahko vidite, da skozi vsako jedro tečejo tri žice, vendar je LVDC uporabil štiri žice.
Spodnja fotografija prikazuje eno pravokotno pomnilniško polje LVDC. 8 Ta matrika ima 128 X-žic, ki tečejo navpično, in 64 Y-žic, ki tečejo vodoravno, z jedrom na vsakem križišču. Ena žica za branje poteka skozi vsa jedra vzporedno z Y-žicami. Žica za zapisovanje in žica za zaviranje potekata skozi vsa jedra vzporedno z žicami X. Žice se križajo na sredini matrice; to zmanjša inducirani hrup, ker hrup iz ene polovice izniči hrup iz druge polovice.
Ena feritna pomnilniška matrika LVDC, ki vsebuje 8192 bitov. Povezava z drugimi matricami je izvedena preko zatičev na zunanji strani
Zgornja matrika je imela 8192 elementov, od katerih je vsak shranil en bit. Da bi shranili spominsko besedo, smo sešteli več osnovnih matrik, eno za vsak bit v besedi. Žici X in Y sta se vili skozi vse glavne matrice. Vsaka matrika je imela ločeno vrstico za branje in ločeno vrstico za prepoved pisanja. Pomnilnik LVDC je uporabil sklad 14 osnovnih matrik (spodaj), ki so shranile 13-bitni "zlog" skupaj s paritetnim bitom.
Sklad LVDC je sestavljen iz 14 glavnih matrik
Zapisovanje v pomnilnik magnetnega jedra je zahtevalo dodatne žice, tako imenovane inhibicijske črte. Vsaka matrika je imela eno inhibicijo, ki je potekala skozi vsa jedra v njej. Med postopkom pisanja gre tok skozi črti X in Y, pri čemer ponovno magnetizira izbrane obroče (enega na ravnino) v stanje 1, pri čemer vse 1 ostanejo v besedi. Za zapis 0 na položaj bita je bila linija napajana s polovico toka, ki je bil nasproten vrstici X. Posledično so jedra ostala na 0. Tako inhibitarna linija ni dovolila, da bi se jedro obrnilo na 1. besedo lahko zapišete v pomnilnik z aktiviranjem ustreznih zapornih vrstic.
LVDC pomnilniški modul
Kako je fizično izdelan pomnilniški modul LVDC? V središču pomnilniškega modula je kup 14 feromagnetnih pomnilniških nizov, prikazanih prej. Obdaja ga več plošč z vezjem za pogon žic X in Y ter zapornih linij, linij za branje bitov, zaznavanje napak in generiranje potrebnih signalov ure.
Na splošno je večina vezij, povezanih s pomnilnikom, v računalniški logiki LVDC, ne v samem pomnilniškem modulu. Zlasti računalniška logika vsebuje registre za shranjevanje naslovov in podatkovnih besed ter pretvorbo med zaporedno in vzporedno. Vsebuje tudi vezje za branje iz prebranih bitnih linij, preverjanje napak in taktiranje.
Pomnilniški modul, ki prikazuje ključne komponente. MIB (Multilayer Interconnection Board) je 12-slojno tiskano vezje
Gonilna plošča pomnilnika Y
Beseda v jedrnem pomnilniku se izbere s podajanjem ustreznih vrstic X in Y skozi sklad glavne plošče. Začnimo z opisom vezja gonilnika Y in kako ustvari signal prek ene od 64 linij Y. Namesto 64 ločenih gonilnikov, modul zmanjša število vezij z uporabo 8 "visokih" gonilnikov in 8 "nizkih" gonilnikov. Povezani so v "matrični" konfiguraciji, tako da vsaka kombinacija visokih in nizkih gonilnikov izbere različne vrstice. Tako 8 "visokih" in 8 "nizkih" voznikov izbere eno od 64 (8 × 8) Y-linij.
Y gonilna plošča (spredaj) poganja Y izbirne linije v nizu plošč
Na spodnji fotografiji lahko vidite nekaj modulov ULD (beli) in par tranzistorjev (zlati), ki poganjajo izbirne linije Y. Modul "EI" je srce gonilnika: zagotavlja impulz konstantne napetosti (E ) ali prehaja impulz konstantnega toka (I) skozi izbirno črto. Izbirni vod se krmili z aktiviranjem modula EI v napetostnem načinu na enem koncu voda in modula EI v tokovnem načinu na drugem koncu. Rezultat je impulz s pravilno napetostjo in tokom, ki zadostuje za ponovno magnetizacijo jedra. Potrebuje veliko zagona, da ga obrnemo; napetostni impulz je fiksiran na 17 voltov, tok pa se giblje od 180 mA do 260 mA, odvisno od temperature.
Makro fotografija gonilne plošče Y, ki prikazuje šest modulov ULD in šest parov tranzistorjev. Vsak modul ULD je označen s številko dela IBM, vrsto modula (na primer "EI") in kodo, katere pomen ni znan.
Plošča je opremljena tudi z moduli za nadzor napak (ED), ki zaznajo, ko je hkrati aktivirana več kot ena izbirna linija Y. Modul ED uporablja preprosto pol-analogno rešitev: sešteje vhodne napetosti z uporabo mreže uporov. Če je nastala napetost nad pragom, se sproži ključ.
Pod vozniško ploščo je niz diod, ki vsebuje 256 diod in 64 uporov. Ta matrika pretvori 8 zgornjih in 8 spodnjih parov signalov iz gonilne plošče v 64 povezav Y-line, ki potekajo skozi glavni kup plošč. Prilagodljivi kabli na vrhu in dnu plošče povezujejo ploščo z nizom diod. Dva flex kabla na levi (ni vidna na fotografiji) in dve zbiralki na desni (ena vidna) povezujeta diodno matriko z nizom jeder. Fleksibilni kabel, ki je viden na levi, povezuje Y-ploščo s preostalim delom računalnika prek V/I plošče, medtem ko je majhen upogljivi kabel spodaj desno povezan s ploščo generatorja takta.
X Memory Driver Board
Postavitev za krmiljenje linij X je enaka shemi Y, le da je 128 linij X in 64 linij Y. Ker je žic X dvakrat več, ima modul pod seboj drugo ploščo gonilnika X. Čeprav imata plošči X in Y enake komponente, je ožičenje drugačno.
Ta plošča in tista pod njo nadzorujeta X izbranih vrstic v kupu osnovnih plošč
Na spodnji fotografiji je razvidno, da so bile nekatere komponente na plošči poškodovane. Eden od tranzistorjev je premaknjen, ULD modul je prelomljen na pol, drugi pa je odlomljen. Ožičenje je vidno na zlomljenem modulu, skupaj z enim od drobnih silicijevih kristalov (desno). Na tej fotografiji lahko vidite tudi sledi vertikalnih in horizontalnih prevodnih tirov na 12-slojnem tiskanem vezju.
Bližnji posnetek poškodovanega dela plošče
Pod gonilniškimi ploščami X je matrika diod X, ki vsebuje 288 diod in 128 uporov. Niz X-diode uporablja drugačno topologijo kot plošča Y-diode, da se prepreči podvajanje števila komponent. Tako kot plošča Y-diode tudi ta plošča vsebuje komponente, nameščene navpično med dvema tiskanima vezjema. Ta metoda se imenuje "cordwood" in omogoča, da so komponente tesno zapakirane.
Makro fotografija niza diod X, ki prikazuje navpično nameščene diode iz vrvičnega lesa med dvema tiskanima vezjema. Dve gonilniški plošči X se nahajata nad diodno ploščo in sta od njiju ločeni s poliuretansko peno. Upoštevajte, da so tiskana vezja zelo blizu druga drugi.
Ojačevalniki pomnilnika
Spodnja fotografija prikazuje ploščo ojačevalnika odčitavanja. Ima 7 kanalov za branje 7 bitov iz pomnilniškega sklada; identična plošča spodaj obravnava še 7 bitov za skupno 14 bitov. Namen senzorskega ojačevalnika je zaznati majhen signal (20 milivoltov), ki ga ustvari jedro, ki ga je mogoče ponovno namagnetiti, in ga spremeniti v 1-bitni izhod. Vsak kanal je sestavljen iz diferencialnega ojačevalnika in medpomnilnika, ki mu sledita diferencialni transformator in izhodna sponka. Na levi se 28-žilni flex kabel poveže s pomnilniškim skladom, pri čemer oba konca vsake senzorske žice vodi do ojačevalnega vezja, začenši z modulom MSA-1 (Memory Sense Amplifier). Posamezne komponente so upori (rjavi cilindri), kondenzatorji (rdeči), transformatorji (črni) in tranzistorji (zlati). Podatkovni biti zapuščajo plošče senzorskega ojačevalnika prek gibljivega kabla na desni.
Plošča ojačevalnika odčitavanja na vrhu pomnilniškega modula. Ta plošča ojača signale iz zaznavnih žic za ustvarjanje izhodnih bitov
Pisanje Inhibit Line Driver
Inhibit gonilniki se uporabljajo za pisanje v pomnilnik in se nahajajo na spodnji strani glavnega modula. Obstaja 14 zapornih linij, ena za vsako matriko v skladu. Za pisanje bita 0 se aktivira ustrezen gonilnik zaklepanja in tok skozi zaporno linijo prepreči, da bi jedro preklopilo na 1. Vsako linijo poganjata modul ID-1 in ID-2 (gonilnik za prepoved pisanja) in par tranzistorjev. Natančni upori 20,8 ohmov na vrhu in dnu plošče uravnavajo blokirni tok. 14-žilni flex kabel na desni povezuje gonilnike s 14 zapornimi žicami v nizu jedrnih plošč.
Zaporna plošča na dnu pomnilniškega modula. Ta plošča ustvari 14 zapornih signalov, ki se uporabljajo med snemanjem
Pomnilnik gonilnika ure
Gonilnik ure je par plošč, ki ustvarjajo signale ure za pomnilniški modul. Ko računalnik začne pomnilniško operacijo, različne signale ure, ki jih uporablja pomnilniški modul, asinhrono generira gonilnik ure modula. Plošče pogona ure so nameščene na dnu modula, med skladom in zaporno ploščo, zato je plošče težko videti.
Plošče gonilnika ure so pod glavnim pomnilniškim skladom, a nad ploščo zaklepanja
Komponente modre plošče na zgornji fotografiji so večobratni potenciometri, verjetno za nastavitev časa ali napetosti. Na ploščah so vidni tudi upori in kondenzatorji. Diagram prikazuje več modulov MCD (Memory Clock Driver), vendar na ploščah ni viden noben modul. Težko je reči, ali je to posledica omejene vidljivosti, spremembe vezja ali prisotnosti druge plošče s temi moduli.
V/I plošča pomnilnika
Zadnja plošča pomnilniškega modula je V/I plošča, ki distribuira signale med ploščami pomnilniškega modula in preostalim delom računalnika LVDC. Zeleni 98-polni priključek na dnu se poveže s pomnilniško šasijo LVDC, ki zagotavlja signale in napajanje iz računalnika. Večina plastičnih konektorjev je polomljenih, zato so kontakti vidni. Na ta priključek je razdelilna plošča povezana z dvema 49-pinskima gibljivima kabloma spodaj (viden je samo sprednji kabel). Drugi flex kabli distribuirajo signale na ploščo gonilnika X (levo), ploščo gonilnika Y (desno), ploščo ojačevalnika zaznavanja (zgoraj) in ploščo za zaviranje (spodaj). 20 kondenzatorjev na plošči filtrira moč, ki se dovaja pomnilniškemu modulu.
V/I plošča med pomnilniškim modulom in preostalim delom računalnika. Zeleni priključek na dnu se poveže z računalnikom in ti signali so speljani prek ploščatih kablov do drugih delov pomnilniškega modula
Izhod
Glavni pomnilniški modul LVDC je zagotovil kompaktno in zanesljivo shranjevanje. V spodnjo polovico računalnika lahko namestite do 8 pomnilniških modulov. To je računalniku omogočilo shranjevanje 32 26-bitne besede ali 16 kilobesed v redundantnem zelo zanesljivem "dupleksnem" načinu.
Ena zanimiva značilnost LVDC je bila, da je bilo pomnilniške module mogoče zrcaliti za zanesljivost. V "dupleksnem" načinu je bila vsaka beseda shranjena v dveh pomnilniških modulih. Če je prišlo do napake v enem modulu, je pravilno besedo mogoče pridobiti iz drugega modula. Čeprav je to zagotavljalo zanesljivost, je pomnilniški odtis prepolovil. Druga možnost je, da se pomnilniški moduli uporabljajo v "simpleksnem" načinu, pri čemer se vsaka beseda enkrat shrani.
LVDC je sprejel do osem pomnilniških modulov CPU
Pomnilniški modul z magnetnim jedrom zagotavlja vizualno predstavitev časa, ko je za shranjevanje 8 KB potreben 5-funtni (2,3 kg) modul. Vendar je bil ta spomin zelo popoln za svoj čas. Takšne naprave so v sedemdesetih letih s prihodom polprevodniških DRAM-ov prenehale biti v uporabi.
Vsebina RAM-a se ohrani, ko je napajanje izklopljeno, zato je verjetno, da modul še vedno shranjuje programsko opremo od zadnje uporabe računalnika. Da, da, tam lahko najdete kaj zanimivega tudi desetletja kasneje. Zanimivo bi bilo poskusiti obnoviti te podatke, vendar poškodovano vezje povzroča težavo, tako da vsebine iz pomnilniškega modula verjetno ne bo mogoče pridobiti še desetletje.
Kaj še lahko preberete na blogu?
→
→
→
→
→
Naročite se na našo -kanal, da ne zamudite naslednjega članka! Pišemo največ dvakrat na teden in samo poslovno. Spomnimo vas tudi, da lahko Cloud4Y zagotovi varen in zanesljiv oddaljen dostop do poslovnih aplikacij in informacij, potrebnih za neprekinjeno poslovanje. Delo na daljavo je dodatna ovira za širjenje koronavirusa. Podrobnosti so pri naših upraviteljih.
Vir: www.habr.com