Linux Foundation je otvorila novu inicijativu - CHIPS Alliance. U okviru ovog projekta organizacija će razvijati slobodni RISC-V komandni sistem i tehnologije za izradu procesora na njegovoj osnovi. Hajde da saznamo više o tome šta se dešava u ovoj oblasti.
/ фото
Zašto je nastala CHIPS Alliance
Zaključci koji štite od Meltdown-a i Spectre-a u nekim slučajevima servera za 50%. I dalje se pojavljuju nove varijante ranjivosti povezane sa spekulativnim izvršavanjem komandi. O jednoj od njih — stručnjaci za bezbednost nazvali su je Spoiler. Ova situacija utiče na potrebu za preispitivanjem postojećih hardverskih rešenja i pristupa njihovoj izradi. Konkretno, Intel novu arhitekturu za svoje procesore koja nije podložna Meltdown-u i Spectre-u.
Linux Foundation takođe nije ostala po strani. Organizacija je pokrenula svoju inicijativu - CHIPS Alliance - čiji učesnici će se baviti razvojem procesora na bazi RISC-V.
Koje projekte već razvijaju
Na listi učesnika CHIPS Alliance su Google, Western Digital (WD) i SiFive. Svaka od njih je predstavila svoja vlastita rešenja. Hajde da pričamo o nekima od njih.
RISCV-DV
IT gigant je predao open source platformu za testiranje procesora na bazi RISC-V. Rešenje nasumično komande koje proveravaju rad uređaja: testiraju procese prelaska, steka poziva, - registre i dr.
Na primer, , zadužena za izvođenje jednostavnog testa aritmetičkih instrukcija:
class riscv_arithmetic_basic_test extends riscv_instr_base_test;
`uvm_component_utils(riscv_arithmetic_basic_test)
`uvm_component_new
virtual function void randomize_cfg();
cfg.instr_cnt = 10000;
cfg.num_of_sub_program = 0;
cfg.no_fence = 1;
cfg.no_data_page = 1'b1;
cfg.no_branch_jump = 1'b1;
`DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,
init_privileged_mode == MACHINE_MODE;
max_nested_loop == 0;)
`uvm_info(`gfn, $sformatf("riscv_instr_gen_config is randomized:n%0s",
cfg.sprint()), UVM_LOW)
endfunction
endclass
Po Razvijena je platforma koja se razlikuje od sličnih po tome što omogućava da se postepeno provere sve komponente čipa, uključujući blok memorije.
OmniXtend protokol
To je mrežni protokol od WD koji pruža koherentnost keša tokom prenosa podataka preko Ethernet-a. omogoča neposredno komunikacijo s procesorsko predpomnilnikom in se uporablja za povezovanje različnih pospeševalnikov: GPU ali FPGA. Prav tako je primeren za gradnjo sistemov z več RISC-V čipi.
Protokol že podpira , osredotočene na obdelavo podatkov v podatkovnih centrih. SweRV je 32-bitni dvocikleni super skalarny procesor, izdelan v 28-nanometrskem postopku. Vsaka cev ima devet stopenj, kar omogoča nalaganje in izvajanje več ukazov hkrati. Naprava deluje pri frekvenci 1,8 GHz.
Generator Rocket Chip
Rešitev podjetja SiFive, ki so ga ustanovili razvijalci tehnologije RISC-V. je generator RISC-V procesorskih jeder v jeziku Chisel. On komplet parametiriziranih knjižnic, ki se uporabljajo za ustvarjanje .
Kar zadeva , je jezik za opis strojne opreme, temelječ na Scali. Generira nizkonivojski kodo v Verilogu, ki je primerna za obdelavo na ASIC in FPGA. Na ta način omogoča uporabo načel OOP pri razvoju .
Perspektive zavezništva
Strokovnjaki menijo, da bo pobuda Linux Foundation omogočila bolj demokratičen trg procesorjev in odprla vrata novim igralcem. V IDC , da bo naraščajoča priljubljenost teh projektov pozitivno vplivala na razvoj tehnologij strojnega učenja in sistemov AI kot celote.

/ фото PD
Razvoj open source procesorjev bo prav tako zmanjšal stroške oblikovanja prilagojenih čipov. Vendar se to ne bo zgodilo, razen če Linux Foundation privabi zadostno število razvijalcev.
Podobni projekti
Razvojem projektov, povezanih z odprto strojno opremo, se ukvarjajo tudi druge organizacije. Primer je konzorcij CXL, ki je sredi marca predstavil standard Compute Express Link. Tehnologija je analog OmniXtend in prav tako povezuje CPU, GPU, FPGA. Za izmenjavo podatkov standard uporablja vodilo PCIe 5.0.
Še en projekt, ki se ukvarja z razvojem procesorskih tehnologij, je MIPS Open, ki je nastal decembra 2018. Pobudo je ustvaril startup Wave Computing. Razvijalci načrtujejo IT skupnosti dostop do zadnjih 32- in 64-bitnih nabora ukazov MIPS. Začetek projekta v naslednjih mesecih.
Na splošno se pristop odprte kode vse bolj uveljavlja ne samo za programsko opremo, temveč tudi za strojno opremo. Takšne projekte podpirajo velika podjetja. Zato lahko pričakujemo, da bodo v bližnji prihodnosti na trgu pojavili dodatne naprave, ki temeljijo na odprtih standardih strojne opreme.
Sveži prispevki iz našega podjetniškega bloga:
Objave iz našega Telegram-kanala:
Izvor: habr.com
