Intel Foundry je izdala oglasni dokument, ki podrobno opisuje napredne rešitve podjetja na področju razvoja in izvajanja strojne opreme za aplikacije umetne inteligence in visoko zmogljive računalništva. Intel je prav tako pokazal 'testni vzorec čipa za UI', ki prikazuje trenutne sposobnosti podjetja na področju paketiranja.
Intel je pokazal sistem v embalaži (SiP) velikosti osmih fotomask standardnih čipov, ki vključuje štiri logične enote, 12 HBM4-klasnih stekov in dva vhodno-izhodna bloka. V nasprotju z obsežno konceptno zasnovo s 16 logičnimi enotami in 24 steki HBM5, predstavljeno podjetje prejšnji mesec, je ta sistem dejansko primeren za proizvodnjo že danes.
Pomembno je omeniti, da je Intel Foundry pokazal neobratovalni pospeševalnik UI, temveč 'testni vzorec čipa za UI', ki prikazuje, kako fizično ustvarjati (ali, natančneje, sestavljati) prihodnje procesorje za UI in visoko zmogljivo računalništvo. Intel prikazuje celoten postopek konstrukcije, ki združuje velike računske enote, steke visoko hitre pomnilnike, izjemno hitre medčipne povezave in nove tehnologije napajanja v eni tehnološki embalaži. Ta embalaža se znatno razlikuje od tiste, ki jo danes ponujajo podjetja, kot je TSMC. Intel želi pokazati, da lahko procesorji naslednjih generacij za visoko zmogljivo UI imajo veččipno zasnovo in da je Intel Foundry že sposobna za njihovo proizvodnjo.
Na osnovi prikazane platforme ležijo štiri velika logična bloka, predvidoma zasnovana na tehnološkem procesu Intel 18A (torej z transistorskimi RibbonFET z obročastim vratom in napajalnim sistemom PowerVia na hrbtni strani), ki so obkroženi s pomnilniškimi sklopi HBM4 in vhodno-izhodnimi enotami. Vse ključne komponente naj bi bile povezane s 2.5D EMIB-T mostovi, vgrajenimi neposredno v podlago ohišja. Intel uporablja tehnologijo medčipletnega vmesnika EMIB-T, ki dodaja prehodne silikonske luknje znotraj mostov, tako da lahko napajanje in signali potekajo tako navpično kot horizontalno, kar maksimalizira gostoto medsebojnih povezav in napajalnih povezav. Platforma je zasnovana za medkristalne vmesnike UCIe, ki delujejo pri hitrosti 32 GT/s in več, ki naj bi se prav tako uporabljali za povezovanje skladov C-HBM4E.
Testni vzorec čipa prav tako prikazuje prehod Intela na vertikalno sestavljanje. Načrt tehnologij podjetja vključuje tehnologijo Intel 18A-PT, razvito posebej za čiplete, ki predvidevajo postavitev drugih logičnih kristalov ali pomnilnika zgoraj. Tako morajo imeti čipleti napajanje na hrbtni strani ter uporabljati prehodne in hibridne povezave. V primeru "testnega vzorca AI-procesorja" so osnovni kristali 18A-PT nameščeni pod računalniškimi kristali 18A/18A-P in bodisi delujejo kot veliki čipi pomnilnika ali opravljajo funkcijo podpore. Za vertikalno povezovanje čipletov Intel uporablja družino tehnologij pakiranja Foveros — Foveros 2.5D, Foveros-R in Foveros Direct 3D. Te omogočajo implementacijo tankostenskih bakrenih povezav med aktivnimi kristali za zagotavljanje največje prepustnosti in energetske učinkovitosti zgornjih kristalov. Skupaj z mostovi EMIB ti postopki omogočajo Intelu ustvarjanje hibridne lateralno-vertikalne sestave, ki jo podjetje pozicionira kot alternativo velikim silikonskim interpozitorjem z višjim izkoristkom podlage in izhodom kakovostnih izdelkov.
Za mnogočipletne pospešljivnike AI in visokozmogljive računalništvo je glavno konstrukcijsko omejitev napajanje. V ta namen mora platforma Intel združiti vse najnovejše inovacije Intel s področja varčevanja z energijo, vključno s PowerVia, vgrajenimi kondenzatorji Omni MIM, razporeditev na ravni mostu v EMIB-T, kondenzatorji eDTC in eMIM-T na osnovnem kristalu, ter vgrajenimi induktorji CoaxMIL za podporo pol-integriranim regulatorjem napetosti (IVR), ki so nameščeni pod vsakim skladom in pod samo ohišjem (v nasprotju z IVR pri CoWoS-L podjetja TSMC, ki so del interposerja). Ta večstopenjska omrežja je zasnovana za podporo stabilnemu toku v delovnih obremenitvah generativnega AI brez zmanjšanja ravni napetosti.
S svojo predstavitvijo Intel očitno poskuša pritegniti stranke. Trenutno ni znano, ali bo AI pospeševalnik nove generacije s kodnim imenom Jaguar Shores, katerega izpust je načrtovan za leto 2027, uporabljal arhitekturo, ki jo Intel danes prikazuje.
Izvor:
Izvor: 3dnews.ru
