Dostupan je izdanak projekta CoreBoot 4.22, koji razvija slobodnu alternativu proprietarnim firmwareima i BIOS-u. Kod projekta distribuira se pod GPLv2 licencom. U stvaranju nove verzije učestvovalo je 135 programera koji su pripremili 977 promena. Napominje se da će sa sljedećim izdanjem projekat preći na novu shemu imenovanja verzija, koja koristi vezivanje za datum (godina.mesec.izdanje); na primer, u februaru 2024. umesto verzije 4.23 biće formirano izdanje 24.02.00.
Glavne spremembe:
- Dodata je osnovna implementacija platforme AMD openSIL (Open-Source Silicon Initialization Library), koja razvija komponente za pojednostavljenje stvaranja firmware-a.
- Dodana je podrška za 17 matičnih ploča. 11 dodatih ploča koristi se na uređajima sa Chrome OS ili na serverima Google. Ploče koje nisu povezane s Google-om:
- AMD Onyx
- Intel Meteorlake-P RVP
- Purism Librem 11
- Purism Librem L1UM v2
- Siemens FA EHL
- Supermicro X11SSW-F
- Dodata je podrška za SoC AMD Genoa.
- Na x86 arhitekturi u fazama pre inicijalizacije memorije implementirana je podrška za sekciju «.data», koja omogućava korišćenje definicija globalnih promenljivih u C jeziku. U fazi pokretanja podaci se vezuju odmah nakon koda i zatim se smeštaju u keš, koristeći koncept Cache-As-RAM (VMA).
- Za x86 sisteme u fazi ramstage i fazama pre inicijalizacije memorije implementirana je podrška za keš fajl sistema CBFS, koji se koristi za smeštaj komponenti Coreboot na Flash. CBFS keš omogućava raspakivanje CBFS fajlova koristeći funkciju cbfs_map() bez rezervisanja posebne memorijske oblasti za fajl. Za podešavanje veličine keša predloženi su parametri PRERAM_CBFS_CACHE_SIZE i RAMSTAGE_CBFS_CACHE_SIZE.
- Dodana je mogućnost ugrađivanja romstage-a u pokretački blok (bootblock). Pružanje romstage-a kao dela pokretačkog bloka omogućava smanjenje veličine koda za 10-20 hiljada redova. Situacije u kojima može biti potrebna posebna isporuka romstage-a su konfiguracije sa vboot-om ili fallback režimom, kao i uređaji sa ograničenom veličinom pokretačkog bloka (Intel APL 32K) ili sa previše sporim pokretačkim medijem (neki ARM SoC).
- U gfx je dodat API za određivanje prisutnosti spoljnjeg ekrana na uređajima sa Intel čipovima.
- U pci_rom implementirana je mogućnost dodavanja kontrolne sume za VBIOS prilikom popunjavanja tabele VFCT. Takvu kontrolnu sumu proveravaju neki AMD drajveri za Windows.
- Dodane spremembe, ki omogočajo zagon Windows na nekaterih napravah Chromebook s Coreboot.
- Uvedena generacija ACPI tabele za naprave na podlagi arhitekture ARM64.
- Izboljšana združljivost s specifikacijami ACPI.
- Nastavitve MRC (Memory Reference Code) za plošče SNB+MRC so bile prenesene v strukturo DeviceTree.
- Posodobljene payload komponente na osnovi U-Boot in edk2.
- Posodobljen uporabljen orodjar: GMP 6.3.0, binutils 2.41 in MPFR 4.2.1.
- Glavna veja v Git repozitoriju je bila preimenovana iz 'master' v 'main'.
Izvor: opennet.ru
