Bodi previden, ARM? Nova 64-bitna jedra Synopsys ARC bodo potrojila zmogljivost

Malokdo ve, da je procesorska arhitektura ARC poleg ARM, MIPS in x86 ena najpogostejših arhitektur. Arhitektura ARC, razvita v osemdesetih letih prejšnjega stoletja, se uporablja v različnih mikrokrmilnikih za široko paleto visokotehnoloških izdelkov in vsako leto približno 1,5 milijarde naprave.

Pred kratkim je Synopsys Corporation najavil novo generacijo 32- in 64-bitnih procesorskih jeder ARC, ki obljubljajo potrojitev zmogljivosti v primerjavi s svojimi predhodniki, poleg tega pa bodo omogočala gradnjo sistemov na čipu z 12 jedri. Nova jedra bodo tako omogočila Synopsysu, da tekmuje z ARM na številnih novih področjih.

"Vgrajene aplikacije, kot so krmilniki SSD ali mreženje, postajajo vse bolj zapletene in zahtevajo znatne izboljšave zmogljivosti z omejeno močjo in velikostjo," je povedal John Koeter, višji podpredsednik strategije trženja in intelektualne lastnine pri Synopsys. "Z izdajo nove arhitekture ARCv3 in jeder ARC HS5x in HS6x bodo razvijalci lahko izpolnili vse večje zahteve glede zmogljivosti svojih SoC danes in v prihodnosti."

Nove družine procesorjev Synopsys DesignWare ARC vključujejo 32-bitna jedra HS56/HS57D/HS58 in 64-bitna jedra HS66/HS68. Na novo napovedani procesorji so namenjeni širokemu spektru aplikacij, kot so krmilniki pogonov SSD (SSD), omrežni krmilniki, avtopiloti vozil, avtomobilski informacijsko-zabavni sistemi in mnogi drugi. Ob upoštevanju naraščajočih zahtev po RAM-u bo 64-bitni ARC HD6x omogočil ustvarjanje sistemov s 4,5 PB DRAM-a, medtem ko se bodo morale naprave, ki temeljijo na ARC HD5x, omejiti na manjše količine. Vendar bo dejanske količine podprtega RAM-a najverjetneje narekoval uporabljeni operacijski sistem, vidne prednosti 64-bitnih procesorjev pa bo narekoval širši cevovod in večja registrska datoteka.

Kar zadeva arhitekturi DesignWare ARC HS5x in DesignWare ARC HS6x, podpirata nabor navodil ARCv3, ki se lahko razširi z navodili APEX (ARC Processor Extensions), če nekateri odjemalci potrebujejo nekaj posebnega. Poleg tega je ARC HS57D opremljen z digitalnim signalnim procesorjem ARCv3DSP s podporo za 150 ukazov. Nova jedra imajo globino cevovoda 10 stopenj, lahko izvedejo dve navodili na urni cikel in so opremljena tudi s 128-bitno enoto s plavajočo vejico. Hkrati najnaprednejše različice jeder podpirajo predpomnilnik druge ravni (L2) do velikosti 16 MB.

Ko že govorimo o zmogljivosti, Synopsys navaja 3 DMIPS na MHz v celoštevilskih izračunih, kot tudi 5,1 CoreMark na MHz, kar je zelo dobro za miniaturna jedra z minimalno porabo energije. Torej je 3 DMIPS na MHz višji kot pri dokaj zmogljivih procesorjih Cortex-A55, medtem ko je 5,1 CoreMark na MHz višji od katerega koli ARM procesor za mikrokontrolerje.

Procesorska jedra Synopsys DesignWare ARC HS5x in HS6x
	HS5x			HS6x
	HS56	HS57D	HS58	HS66	HS68
Nabor ukazov	ARCv3
Navodila APEX	Podprto
Bitna globina	32-bitni			64-bitni
Navodila na cikel	2
Dolžina transportnega traku	10 korakov
DSP	-	ARCv3DSP 150 navodil	-	-	-
Natančnost FPU	FP16, FP32, FP64
Procesorska gruča	12 jeder
Pospeševalniki na gručo	16 ojačevalcev
L1	Predpomnilnik navodil + Predpomnilnik podatkov
L2	-	-	16 MB	-	16 MB
Največja zmogljivost pomnilnika	64 GB (odvisno od OS)			4,5 petabajtov
Frekvenca (pri t/p 16FFC)	1,8 GHz
DMIPS	5400 DMIPS na jedro / 3 DMIPS na MHz
CoreMark	9180 CoreMark na jedro / 5,1 CoreMark na MHz

Ena od ključnih značilnosti nove družine DesignWare ARC HS5x in DesignWare ARC HS6x je zmožnost ustvarjanja sistema na čipu (SoC) z 12 procesorskimi jedri za splošno uporabo in 16 specializiranimi pospeševalniki. Vsako jedro/pospeševalnik v takem procesorju deluje z lastno frekvenco in uporablja svoj napajalni podsistem za čim večjo energetsko učinkovitost. Poleg novih jeder Synopsys ponuja tudi koherentno povezavo v predpomnilniku na čipu s hitrostjo prenosa podatkov 800 GB/s.

Tovrstni SoC, ki temelji na arhitekturi ARC, danes ni prav pogost, a ob upoštevanju obetavnih procesorjev za sisteme avtopilota, shranjevanja podatkov, nadzora pretoka podatkov, večjedrnikov in različnih vrst pospeševalnikov bo prišel zelo prav. Slednje bo Synopsysu omogočilo tekmovanje z jedri ARM za prostor v SoC za te aplikacije, kar se doslej še ni zgodilo. Tako se je za jedra DesignWare ARC HS5x in DesignWare ARC HS6x že začel zanimati proizvajalec SSD-jev Starblaze.

»Visoko zmogljivi vgrajeni razvijalci se nenehno soočajo z novimi izzivi pri doseganju visoke zmogljivosti z velikimi količinami pomnilnika ter omejitvami moči in velikosti,« je povedal Bruce Cheng, glavni znanstvenik pri Starblaze. »Večjedrne zmogljivosti novih Synopsysovih 32-bitnih procesorjev ARC HS5x in 64-bitnih HS6x nam bodo omogočile doseganje novih ravni energetske učinkovitosti, ki je ne ponujajo drugi procesorji, ki so trenutno na trgu.«

Synopsys bo v tretjem četrtletju 56 začel ponujati jedra ARC HS57, HS58D, HS66, HS68, HS56, kot tudi njihove večprocesorske različice HS57MP, HS58DMP, HS66MP, HS68MP, HS2020MP. Poleg tega bo podjetje ponudilo ARC MetaWare Development Toolkit za ustvarjanje čipov, ki temeljijo na teh jedrih, kot tudi simulator in verifikator za preverjanje funkcionalnosti SoC pred implementacijo v silicij. Kar zadeva podporo iz operacijskih sistemov, bodo nova jedra združljiva s številnimi distribucijami Linuxa, Zephyrjem in različnimi lastniškimi operacijskimi sistemi.

Vir: 3dnews.ru