Google, në bashkëpunim me kompanitë prodhuese SkyWater Technology dhe Efabless, ka nisur një iniciativë që u mundëson zhvilluesve të harduerit të hapur të prodhojnë falas çipat që ata zhvillojnë. Iniciativa ka për qëllim stimulimin e zhvillimit të harduerit të hapur, reduktimin e kostove gjatë zhvillimit të projekteve të hapura dhe lehtësimin e bashkëpunimit me fabrikat që kryejnë prodhimin. Falë kësaj iniciative, kushdo mund të fillojë të zhvillojë çipat e vet të specializuar pa pasur frikë nga shpenzimet e mëdha për prodhimin e prototipave të parë. Google mbulon të gjitha kostot për prodhimin, paketimin dhe dërgesën.
Aplikacionet për përfshirje në programin e prodhimit falas mund të dërgohen një herë në dy muaj. Slot-i më i afërt do të mbyllet më 8 qershor, dhe çipat që do të përfitojnë nga ky slot do të jenë gati më 30 gusht dhe do të dërgohen autorëve më 18 tetor. Nga aplikacionet e paraqitura do të zgjidhen 40 projekte (nëse numri i aplikacioneve të paraqitura është më i vogël se 40, atëherë të gjitha ato që kalojnë kontrollin për korrektësi do të hyjnë në prodhim). Si rezultat i prodhimit, zhvulluesi do të marrë 50 çipa dhe 5 pllaka me çipa të instaluar.
Aplikacionet pranohen vetëm nga projekte që shpërndahen plotësisht nën licenca të hapura, pa marrëveshje për mos-zbulim (NDA) dhe pa kufizime në fushën e përdorimit të produkteve të tyre. Të dhënat për prodhimin duhet të dërgohen në formatin GDSII, të kalojnë paketën e testit të ofruar dhe të krijohen nga skedarët e projektit origjinal (pra, është e pamundur të shpallësh një projekt të hapur dhe të dërgosh një maketë propriatere për prodhim).
Për të lehtësuar zhvillimin e çipave të hapur, ofrohen mjetet e hapura si më poshtë:
- SkyWater PDK (Process Design Kit), një mjet që përshkruan procesin teknologjik të përdorur në fabrikën SkyWater për 130nm (SKY130) dhe lejon përgatitjen e skedarëve të nevojshëm të dizajnit për prodhimin e çipave.
- OpenLane — një grup komponentësh për transformimin automatizuar të arkitekturave RTL të çipave të specializuar (ASIC) në formatin GDSII, i përdorur në fabrikat për prodhimin e çipave.
- XLS (Accelerated HW Synthesis) — një mjet për sintezën e skedarëve të dizajnit me përbërje harduerike të çipave, të cilat i përgjigjen përshkrimit të ofruar në nivel të lartë për funksionalitetin e nevojshëm, të formuluar në stilin e zhvillimit të softuerit.
- Një grup rregullash për sistemin e ndërtimit Bazel me mbështetje për mjete të hapura (Yosys, Verilator, OpenROAD) për të punuar me gjuhët e përshkrimit të harduerit (Verilog, VHDL, Chisel, nMigen).
- OpenROAD — një kuadër për automatizimin e procesit të zhvillimit të çipave të hapur.
- Verible — një grup mjete për zhvillimin në gjuhën Verilog, duke përfshirë një parser, një sistem formatimi stili dhe linter.
Burimi: opennet.ru
