Vortex 2.2 është në dispozicion, një GPGPU e hapur e bazuar në arkitekturën RISC-V

ËshtĂ« publikuar versioni i projektit Vortex 2.2, i cili zhvillon GPGPU tĂ« hapur tĂ« bazuar nĂ« arkitekturĂ«n e setit tĂ« instruksioneve RISC-V, i dizajnuar pĂ«r tĂ« realizuar llogaritje paralele duke pĂ«rdorur API-nĂ« OpenCL dhe modelin e ekzekutimit SIMT (Instruksion i VetĂ«m, MĂ« shumĂ« Thjesht). Projekti gjithashtu mund tĂ« pĂ«rdoret pĂ«r kĂ«rkime nĂ« fushĂ«n e grafikĂ«s 3D dhe pĂ«r zhvillimin e arkitekturave tĂ« reja tĂ« GPU. Skemat, pĂ«rshkrimet e blloqeve harduerike nĂ« gjuhĂ«n Verilog, simulatori, shoferĂ«t dhe dokumentacioni shoqĂ«rues i projektit shpĂ«rndahen nĂ«n licencĂ«n Apache 2.0.

GPGPU bazohet në ISA RISC-V standard, e zgjeruar me disa instruksione shtesë të nevojshme për mbështetje të funksioneve GPU dhe menaxhimin e rrjedhave. Ndryshimet në arkitekturën e setit të komandave RISC-V janë minimizuar dhe, kur është e mundur, përdoren instruksionet vektoriale ekzistuese. Mes instruksioneve shtesë, ndahen: «tex» për përshpejtimin e përpunimit të teksturave, vx_rast për menaxhimin e rastërizimit, vx_rop për përpunimin e fragmenteve, thellësisë dhe transparencës, vx_imadd për kryerjen e operacionit «shumëzo dhe shto», vx_wspawn, vx_tmc dhe vx_bar për aktivizimin e frontet e instruksioneve dhe rrjedhave të tyre (wavefront, grup dërrasash që ekzekutohen paralelisht nga SIMD Engine), vx_split dhe vx_join.

Vortex 2.2 është në dispozicion, një GPGPU e hapur e bazuar në arkitekturën RISC-V

GPGPU i zhvilluar mbĂ«shtet arkitekturat 32- dhe 64-bit tĂ« komandave RISC-V RV32IMF dhe RV64IMAFD, dhe mund tĂ« pĂ«rfshijĂ« memorie tĂ« ndarĂ« opcionale, cache tĂ« niveleve L1, L2 dhe L3, si dhe njĂ« numĂ«r tĂ« personalizueshĂ«m bĂ«rthash, blloqesh pune (warps) dhe thread-ash. Çdo bĂ«rthamĂ« ofron mundĂ«sinĂ« pĂ«r aktivizimin e njĂ« numri tĂ« personalizuar ALU, FPU, LSU dhe SFU. FPGA-tĂ« Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 dhe Xilinx Versal VCK5000 mund tĂ« pĂ«rdoren pĂ«r krijimin e prototipave. PĂ«r simulimin e funksionimit tĂ« çipit mund tĂ« pĂ«rdoren Verilator (simulator Verilog), RTLSIM (simulim RTL) dhe SimX (simulim softuerik).

Për zhvillimin e aplikacioneve ofrohet një mjet, që përfshin variante të adaptuara për të punuar me Vortex PoCL (kompilatori dhe runtime OpenCL), LLVM/Clang, GCC dhe Binutils. Projekti mbështet specifikimin OpenCL 1.2 dhe përmes translacionit në OpenCL realizohet mbështetje për paraqitjen ndërmjetëse të shaderave SPIR-V. Për grafikat mbi teknologjitë Vortex po zhvillohet GPU Skybox i hapur, që mbështet API-grafik Vulkan. Prototipi Skybox, i krijuar mbi bazën e FPGA Altera Stratix 10 dhe që përfshin 32 bërthama (512 rrjedha), arriti një performancë të mbushjes prej 3.7 gigapikselëve në sekondë (29.4 gigatraksione në sekondë) me një frekuencë prej 230 MHz.

Mes ndryshimeve në versionin Vortex 2.2:

  • E shtuar API vx_spawn_taskgroups pĂ«r tĂ« nisur bĂ«rthamat qĂ« mbĂ«shtesin ekzekutimin e segmentuar tĂ« detyrave 3D.
  • E shtuar mbĂ«shtetje pĂ«r ZICOND, njĂ« zgjerim tĂ« arkitekturĂ«s sĂ« grupit tĂ« komandave RISC-V qĂ« mundĂ«son ekzekutimin e kushteve tĂ« operacioneve pa degĂ«zim.
  • Kompilatori OpenCL Ă«shtĂ« transferuar nĂ« planifikimin e ekzekutimit nĂ« nivelin e rrjedhave tĂ« veçanta (thread-level, çdo rrjedhĂ« ekzekuton detyrĂ«n e saj nĂ« mĂ«nyrĂ« tĂ« pavarur nga rrjedhat e tjera), nĂ« vend tĂ« grupeve tĂ« detyrave (warp-level), siç ishte mĂ« parĂ«.
  • NĂ« OpenCL Ă«shtĂ« shtuar mbĂ«shtetje pĂ«r JIT-kompilimin dhe bĂ«rthamat 64-bit.
  • ËshtĂ« realizuar mbĂ«shtetje pĂ«r ngarkimin dinamik tĂ« Vortex runtime.
  • ËshtĂ« propozuar dokumentacioni i ri pĂ«r konfigurimin e FPGA Xilinx.
  • ËshtĂ« pĂ«rfshirĂ« testimi i sintezĂ«s sĂ« logjikĂ«s duke pĂ«rdorur mjetet Yosys.
  • NĂ« operacionet hierarkike flush dhe nĂ« modalitetin write-back Ă«shtĂ« siguruar mbĂ«shtetje pĂ«r cache.
  • ËshtĂ« optimizuar shpejtĂ«sia e verifikimit tĂ« scoreboard-it dhe punĂ«s me operandĂ«t nĂ« nivelin e transferimeve tĂ« regjistrit (RTL, Register Transfer Level).
  • ËshtĂ« shtuar mbĂ«shtetje pĂ«r simulatorin e memories DRAM Ramulator 2.0.
  • ËshtĂ« realizuar kalimi nĂ« pĂ«rdorimin e versioneve tĂ« reja Verilator 5.0 (simulator i SystemVerilog) dhe LLVM 18.0, si dhe Ă«shtĂ« pĂ«rditĂ«suar ariçka bazuar nĂ« CentOS 7.9.
  • NĂ« vend tĂ« sistemit tĂ« integrimit tĂ« vazhdueshĂ«m Travis CI, Ă«shtĂ« aktivizuar shĂ«rbimi GitHub CI.

Burimi: opennet.ru

Bli njĂ« hosting tĂ« besueshĂ«m pĂ«r faqet me mbrojtje DDoS, VPS VDS serverĂ« đŸ”„ Bli njĂ« hosting tĂ« besueshĂ«m pĂ«r faqet me mbrojtje DDoS, VPS VDS serverĂ« | ProHoster