Intel Foundry lëshoi një dokument reklamues, që përshkruan në detaje zgjidhjet e avancuara të kompanisë në zhvillimin dhe realizimin e harduerëve për aplikacione të inteligjencës artificiale dhe përpunim me performancë të lartë. Intel gjithashtu demonstroi "një mostër prove të çipit për AI", që tregon kapacitetet aktuale të kompanisë në fushën e paketimit.
Intel tregoi një sistem në paketë (SiP) me përmasa të katër blloqeve logjike, 12 stakëve në klasën HBM4 dhe dy bllokeve hyrëse-dalëse. Ndryshe nga koncepti masiv me 16 blloqe logjike dhe 24 stakë HBM5, i prezantuar nga kompania në muajin e kaluar, ky sistem është me të vërtetë i gatshëm për prodhim sot.
Është e rëndësishme të theksohet se Intel Foundry tregoi jo një përshpejtues AI në funksionim, por "një mostër prove të çipit për AI", që demonstroi si mund të krijohen (ose, më saktë, të montohen) procesorët e ardhshëm për AI dhe përpunim me performancë të lartë. Intel tregon të gjithë metodën e ndërtimit, që bashkon blloqe të mëdha përpunimi, staka të memories me shpejtësi të lartë, lidhje ndërçipore ultrashpejta dhe teknologji të reja fuqie në një paketë teknologjike. Kjo paketë dallon në mënyrë të konsiderueshme nga ajo që ofrojnë sot kompani si TSMC. Intel dëshiron të tregojë se procesorët e brezit të ardhshëm për AI me performancë të lartë mund të kenë një strukturë me shumë çipe, dhe Intel Foundry tashmë është në gjendje t'i prodhojë ata.
Në themel të platformës së demonstruar qëndrojnë katër blloqe logjike të mëdha, të ndërtuara mendohet mbi procesin teknologjik Intel 18A (prandaj, me tranzistorë RibbonFET me mbulesë qarkore dhe sistem energjie PowerVia nga mbrapa), të rrethuar nga stakë të memories HBM4 dhe blloqe hyrëse-dalëse. Të gjitha elementët kyç, mendohet të jenë të lidhura me urat EMIB-T 2.5D, të përcaktuara drejtpërdrejt në substratin e paketës. Intel përdor teknologjinë e ndërfaqes ndërçipore EMIB-T, e cila shton vrima të kalimit silikoni përmes urave, në mënyrë që energjia dhe sinjalet të mund të kalojnë si për vertikalisht ashtu edhe horizontalisht, për të maksimizuar densitetin e lidhjeve dhe furnizimit me energji. Platforma është projektuar për ndërfaqe UCIe ndërkristalore që funksionojnë me shpejtësi 32 GT/s dhe më lart, të cilat, duket se gjithashtu përdoren për të lidhur stakët C-HBM4E.
Mostra e çipit gjithashtu tregon kalimin e Intel në montim vertical. Rrugëdalja e proceseve teknologjike të kompanisë përfshin teknologjinë Intel 18A-PT, e projektuar veçanërisht për çiplet që supozojnë vendosjen e blloqeve të tjera logjike ose memories sipër. Prandaj, çiplet duhet të kenë furnizim energjie nga mbrapa, si dhe të përdorin lidhje të kalimit dhe hibride. Në rastin e "mostrës së procesorit të AI", blloqet bazë 18A-PT ndodhen nën blloqet përpunuese 18A/18A-P dhe ose veprojnë si çipe të mëdha të memories cache, ose kryejnë një funksion ndihmës tjetër. Për lidhjen vertikale të çipleteve, Intel përdor familjen e teknologjive të paketimit Foveros — Foveros 2.5D, Foveros-R dhe Foveros Direct 3D. Këto lejojnë realizimin e një lidhjeje të hollë me bakër midis blloqeve aktive për të siguruar një kapacitet maksimal kalimi dhe efikasitet energjetik të blloqeve të sipërme. Së bashku me urat EMIB, këto metoda lejojnë Intel të krijojë një montim hibrid lateral-vertikal, të cilën kompania e pozicionon si një alternativë ndaj ndërmjetësve të mëdhenj të silikoni me një përpjesëtim më të lartë të përdorimit të pllakës dhe daljes së produkteve të cilësisë.
Për përshpejtuesit me shumë çipe AI dhe përpunim me performancë të lartë, kufizimi kryesor konstruktiv është energjia. Me këtë qëllim, platforma Intel duhet të bashkojë të gjitha inovacionet më të fundit të Intel në fushën e kursimit të energjisë, duke përfshirë PowerVia, kondensatorët e integruar Omni MIM, ndarjen në nivelinë e urës në EMIB-T, kondensatorët e eDTC dhe eMIM-T në bllokun bazë, si dhe induktorët e integruar CoaxMIL për mbështetje të rregullatorëve të tensionit (IVR) të gjysmë-integruar, të pozicionuar nën çdo stack dhe nën vetë paketën (ndryshe nga IVR në rastin e CoWoS-L nga TSMC, të cilat janë pjesë e ndërmjetësit). Kjo rrjetë multilayer është projektuar për të mbështetur një rrymë të qëndrueshme në ngarkesat e inteligjencës artificiale gjeneruese pa ulur nivelin e tensionit.
Përmes demonstratës së saj, Intel duket se po përpiqet të tërheqë klientë. Për momentin, nuk dihet nëse akceleratori i AI-së i gjeneratës së re me kodin Jaguar Shores, që pritet të lançohet në vitin 2027, do të përdorë arkitekturën që Intel po e tregon sot.
Burimi:
Burimi: 3dnews.ru
