Google, në bashkëpunim me kompanitë prodhuese SkyWater Technology dhe Efabless, ka nisur një iniciativë që lejon zhvilluesit e harduerit të hapur të prodhojnë falas çipet që ata zhvillojnë. Iniciativa synon të stimulojë zhvillimin e harduerit të hapur, të ulë kostot e zhvillimit të projekteve të hapura dhe të thjeshtojë bashkëpunimin me fabrikat që kryejnë prodhimin. Falë kësaj iniciative, kushdo që dëshiron mund të fillojë të zhvillojë çipet e tij të specializuara pa u frikësuar nga kostot e larta për prodhimin e prototipeve fillestare. Të gjithë shpenzimet për prodhimin, paketimin dhe dërgimin i mbulon Google.
Aplikimet për t'u përfshirë në programin e prodhimit falas mund të dërgohen një herë në dy muaj. Vendi i ardhshëm do të mbyllet më 8 qershor, dhe çipet që do të arrijnë atje do të jenë gati më 30 gusht dhe do t'i dërgohen autorëve më 18 tetor. Nga aplikimet e dërguara, do të zgjidhen 40 projekte (nëse numri i aplikimeve është më i vogël se 40, atëherë të gjitha ato që kalojnë verifikimin do të hyjë në prodhim). Pas prodhimit, zhvilluesi do të marrë 50 çipet dhe 5 borde me çipet e instaluara.
Aplikimet pranohen vetëm nga projekte që shpërndahen plotësisht nën licencat e hapura, që nuk janë të ngarkuara me marrëveshje për konfidencialitet (NDA) dhe që nuk kufizojnë fushën e përdorimit të produkteve të tyre. Të dhënat për prodhimin duhet të dërgohen në formatin GDSII, të kalojnë setin e testit të ofruar dhe të riprodhohen nga skedarët origjinalë të projektit (dmth. nuk është e mundur të deklarohet një projekt i hapur dhe të dërgohen për prodhim skica pronësore).
Për të thjeshtuar zhvillimin e çipave të hapur, ofrohen këta mjete të hapura:
- SkyWater PDK (Process Design Kit), një mjet që përshkruan procesin teknologjik të fabrikes SkyWater 130nm (SKY130) dhe lejon përgatitjen e skedarëve të nevojshëm për prodhimin e mikroçipeve.
- OpenLane — një grup komponentësh për konvertimin automatizuar të skemave RTL të çipave të specializuar (ASIC) në formatin GDSII, i cili përdoret në fabrikat për prodhimin e mikroçipeve.
- XLS (Sintetizimi i HUA të Acceleruar) — mjet për sintetizimin e skedarëve të projektit me harduer të çipave, që përputhen me përshkrimin e lartë të nevojshme të funksionalitetit, i formatuar në stilin e zhvillimit të softuerit.
- Një grup rregullash për sistemin e ndërtimit Bazel me mbështetje për mjete të hapura (Yosys, Verilator, OpenROAD) për punën me gjuhët e përshkrimit të harduerit (Verilog, VHDL, Chisel, nMigen).
- OpenROAD — një kornizë për automatizimin e procesit të zhvillimit të mikroçipave të hapura.
- Verible — një paketë mjetesh për zhvillimin në gjuhën Verilog, duke përfshirë një parser, sistemin e formatizimit të stilit dhe linter.
Burimi: opennet.ru
