Intel Foundry lëshoi një dokument reklamues, që përshkruan në detaje zgjidhjet e avancuara të kompanisë në zhvillimin dhe realizimin e harduerëve për aplikacione të inteligjencës artificiale dhe përpunim me performancë të lartë. Intel gjithashtu demonstroi "një mostër prove të çipit për AI", që tregon kapacitetet aktuale të kompanisë në fushën e paketimit.
Intel tregoi një sistem në paketë (SiP) me përmasa të katër blloqeve logjike, 12 stakëve në klasën HBM4 dhe dy bllokeve hyrëse-dalëse. Ndryshe nga koncepti masiv me 16 blloqe logjike dhe 24 stakë HBM5, i prezantuar nga kompania në muajin e kaluar, ky sistem është me të vërtetë i gatshëm për prodhim sot.
ĂshtĂ« e rĂ«ndĂ«sishme tĂ« theksohet se Intel Foundry tregoi jo njĂ« pĂ«rshpejtues AI nĂ« funksionim, por "njĂ« mostĂ«r prove tĂ« çipit pĂ«r AI", qĂ« demonstroi si mund tĂ« krijohen (ose, mĂ« saktĂ«, tĂ« montohen) procesorĂ«t e ardhshĂ«m pĂ«r AI dhe pĂ«rpunim me performancĂ« tĂ« lartĂ«. Intel tregon tĂ« gjithĂ« metodĂ«n e ndĂ«rtimit, qĂ« bashkon blloqe tĂ« mĂ«dha pĂ«rpunimi, staka tĂ« memories me shpejtĂ«si tĂ« lartĂ«, lidhje ndĂ«rçipore ultrashpejta dhe teknologji tĂ« reja fuqie nĂ« njĂ« paketĂ« teknologjike. Kjo paketĂ« dallon nĂ« mĂ«nyrĂ« tĂ« konsiderueshme nga ajo qĂ« ofrojnĂ« sot kompani si TSMC. Intel dĂ«shiron tĂ« tregojĂ« se procesorĂ«t e brezit tĂ« ardhshĂ«m pĂ«r AI me performancĂ« tĂ« lartĂ« mund tĂ« kenĂ« njĂ« strukturĂ« me shumĂ« çipe, dhe Intel Foundry tashmĂ« Ă«shtĂ« nĂ« gjendje t'i prodhojĂ« ata.
Në themel të platformës së demonstruar qëndrojnë katër blloqe logjike të mëdha, të ndërtuara mendohet mbi procesin teknologjik Intel 18A (prandaj, me tranzistorë RibbonFET me mbulesë qarkore dhe sistem energjie PowerVia nga mbrapa), të rrethuar nga stakë të memories HBM4 dhe blloqe hyrëse-dalëse. Të gjitha elementët kyç, mendohet të jenë të lidhura me urat EMIB-T 2.5D, të përcaktuara drejtpërdrejt në substratin e paketës. Intel përdor teknologjinë e ndërfaqes ndërçipore EMIB-T, e cila shton vrima të kalimit silikoni përmes urave, në mënyrë që energjia dhe sinjalet të mund të kalojnë si për vertikalisht ashtu edhe horizontalisht, për të maksimizuar densitetin e lidhjeve dhe furnizimit me energji. Platforma është projektuar për ndërfaqe UCIe ndërkristalore që funksionojnë me shpejtësi 32 GT/s dhe më lart, të cilat, duket se gjithashtu përdoren për të lidhur stakët C-HBM4E.
Mostra e çipit gjithashtu tregon kalimin e Intel nĂ« montim vertical. RrugĂ«dalja e proceseve teknologjike tĂ« kompanisĂ« pĂ«rfshin teknologjinĂ« Intel 18A-PT, e projektuar veçanĂ«risht pĂ«r çiplet qĂ« supozojnĂ« vendosjen e blloqeve tĂ« tjera logjike ose memories sipĂ«r. Prandaj, çiplet duhet tĂ« kenĂ« furnizim energjie nga mbrapa, si dhe tĂ« pĂ«rdorin lidhje tĂ« kalimit dhe hibride. NĂ« rastin e "mostrĂ«s sĂ« procesorit tĂ« AI", blloqet bazĂ« 18A-PT ndodhen nĂ«n blloqet pĂ«rpunuese 18A/18A-P dhe ose veprojnĂ« si çipe tĂ« mĂ«dha tĂ« memories cache, ose kryejnĂ« njĂ« funksion ndihmĂ«s tjetĂ«r. PĂ«r lidhjen vertikale tĂ« çipleteve, Intel pĂ«rdor familjen e teknologjive tĂ« paketimit Foveros â Foveros 2.5D, Foveros-R dhe Foveros Direct 3D. KĂ«to lejojnĂ« realizimin e njĂ« lidhjeje tĂ« hollĂ« me bakĂ«r midis blloqeve aktive pĂ«r tĂ« siguruar njĂ« kapacitet maksimal kalimi dhe efikasitet energjetik tĂ« blloqeve tĂ« sipĂ«rme. SĂ« bashku me urat EMIB, kĂ«to metoda lejojnĂ« Intel tĂ« krijojĂ« njĂ« montim hibrid lateral-vertikal, tĂ« cilĂ«n kompania e pozicionon si njĂ« alternativĂ« ndaj ndĂ«rmjetĂ«sve tĂ« mĂ«dhenj tĂ« silikoni me njĂ« pĂ«rpjesĂ«tim mĂ« tĂ« lartĂ« tĂ« pĂ«rdorimit tĂ« pllakĂ«s dhe daljes sĂ« produkteve tĂ« cilĂ«sisĂ«.
Për përshpejtuesit me shumë çipe AI dhe përpunim me performancë të lartë, kufizimi kryesor konstruktiv është energjia. Me këtë qëllim, platforma Intel duhet të bashkojë të gjitha inovacionet më të fundit të Intel në fushën e kursimit të energjisë, duke përfshirë PowerVia, kondensatorët e integruar Omni MIM, ndarjen në nivelinë e urës në EMIB-T, kondensatorët e eDTC dhe eMIM-T në bllokun bazë, si dhe induktorët e integruar CoaxMIL për mbështetje të rregullatorëve të tensionit (IVR) të gjysmë-integruar, të pozicionuar nën çdo stack dhe nën vetë paketën (ndryshe nga IVR në rastin e CoWoS-L nga TSMC, të cilat janë pjesë e ndërmjetësit). Kjo rrjetë multilayer është projektuar për të mbështetur një rrymë të qëndrueshme në ngarkesat e inteligjencës artificiale gjeneruese pa ulur nivelin e tensionit.
Përmes demonstratës së saj, Intel duket se po përpiqet të tërheqë klientë. Për momentin, nuk dihet nëse akceleratori i AI-së i gjeneratës së re me kodin Jaguar Shores, që pritet të lançohet në vitin 2027, do të përdorë arkitekturën që Intel po e tregon sot.
Burimi:
Burimi: 3dnews.ru
