ĂshtĂ« nĂ« dispozicion versioni 4.22 i projektit CoreBoot, i cili zhvillon njĂ« alternativĂ« tĂ« lirĂ« pĂ«r firmuerĂ«t dhe BIOS-in pronar. Kodi i projektit shpĂ«rndahet nĂ«n licencĂ«n GPLv2. NĂ« krijimin e versionit tĂ« ri morĂ«n pjesĂ« 135 zhvillues, tĂ« cilĂ«t pĂ«rgatitĂ«n 977 ndryshime. VĂ«rehet se duke filluar nga versioni tjetĂ«r, projekti do tĂ« kalojĂ« nĂ« njĂ« skemĂ« tĂ« re emĂ«rtimi tĂ« versioneve, duke pĂ«rdorur lidhjen me datĂ«n (vit.muaj pĂ«rditĂ«simi), pĂ«r shembull, nĂ« shkurt 2024, nĂ« vend tĂ« versionit 4.23 do tĂ« formohet versioni 24.02.00.
Ndryshimet kryesore:
- E vendosur implementimi fillestar i platformës AMD openSIL (Biblioteka e Inizializimit të Silikonit me Burim të Hapur), duke zhvilluar komponente për të thjeshtuar krijimin e firmuerëve.
- Shtuar mbĂ«shtetje pĂ«r 17 plaka nĂ«nshkrimi. 11 nga plaçkat e reja pĂ«rdoren nĂ« pajisje me Chrome OS ose nĂ« sistemet Google. Plakat, qĂ« sâkanĂ« lidhje me Google:
- AMD Onyx
- Intel Meteorlake-P RVP
- Purism Librem 11
- Purism Librem L1UM v2
- Siemens FA EHL
- Supermicro X11SSW-F
- Shtuar mbështetje për SoC AMD Genoa.
- Në arkitekturën x86 në fazat para inicimit të memories është implementuar mbështetje për seksionin «.data», që lejon përdorimin e definicionit të variablave globalë në kodin në gjuhën C. Në fazën e bllokut të nisjes, të dhënat lidhen menjëherë pas kodit dhe pastaj vendosen në cache, duke përdorur konceptin Cache-As-RAM (VMA).
- Për sistemet x86 në fazën ramstage dhe fazat para inicimit të memories është implementuar mbështetje për cache-n e sistemit të skedarëve CBFS, i përdorur për vendosjen e komponentëve të Coreboot në Flash. Cache CBFS lejon të shpaketohen skedarët CBFS, duke përdorur funksionin cbfs_map() pa rezervimin e një zone të veçantë memorie për skedarin. Për caktimin e madhësisë së cache-it, janë propozuar parametrat PRERAM_CBFS_CACHE_SIZE dhe RAMSTAGE_CBFS_CACHE_SIZE.
- Shtuar mundësia për të inkorporuar romstage në bllokun e nisjes (bootblock). Furnizimi i romstage si pjesë e bllokut të nisjes lejon tkurrjen e madhësisë së kodit me 10-20 mijë rreshta. Situatat kur mund të kërkohet furnizimi i veçantë i romstage përfshijnë konfigurimet me vboot ose modin fallback, si dhe pajisjet me madhësi të kufizuar të bllokut të nisjes (Intel APL 32K) ose me një pajisje nisjeje të ngadaltë (disa ARM SoC).
- Në gfx është shtuar API për të përcaktuar prani e ekranit të jashtëm në pajisjet me çipa Intel.
- Në pci_rom është implementuar mundësia për të shtuar një shumën kontrolle për VBIOS gjatë mbushjes së tabelës VFCT. Një shumë e tillë kontrollohet nga disa drejtues AMD për Windows.
- Janë shtuar ndryshime që lejojnë ekzekutimin e Windows në disa pajisje Chromebook me Coreboot.
- ĂshtĂ« realizuar gjenerimi i tabelĂ«s ACPI pĂ«r pajisjet bazuar nĂ« arkitekturĂ«n ARM64.
- ĂshtĂ« pĂ«rmirĂ«suar pajtueshmĂ«ria me specifikimet ACPI.
- Cilësimet MRC (Memory Reference Code) për bordet SNB+MRC janë transferuar në strukturën DeviceTree.
- ĂshtĂ« pĂ«rditĂ«suar komponentĂ«t e payload-it nĂ« bazĂ« tĂ« U-Boot dhe edk2.
- ĂshtĂ« pĂ«rditĂ«suar mjetet e pĂ«rdorura: GMP 6.3.0, binutils 2.41 dhe MPFR 4.2.1.
- Dega kryesore në depot Git është ndryshuar nga "master" në "main".
Burimi: opennet.ru
