Është e disponueshme lëvizja e projektit CoreBoot 4.22, në kuadër të të cilit po zhvillohet një alternativë e lirë për firmware dhe BIOS-proprietare. Kodi i projektit shpërndahet sipas licencës GPLv2. Në krijimin e versionit të ri morën pjesë 135 zhvillues, të cilët përgatitën 977 ndryshime. Vërehet se duke filluar nga lëshimi i ardhshëm, projekti do të kalojë në një skemë të re emërtimi versionesh, duke përdorur lidhjen me datën (viti.muaji.rivendosja), për shembull, në shkurt 2024, në vend të versionit 4.23 do të krijohet lëshimi 24.02.00.
Ndryshimet kryesore:
- Është shtuar implementimi fillestar i platformës AMD openSIL (Open-Source Silicon Initialization Library), e cila zhvillon komponentë për thjeshtimin e krijimit të firmware.
- Është shtuar mbështetje për 17 motherboard. 11 nga këto motherboard përdoren në pajisje me Chrome OS ose në serverë Google. Motherboard që nuk janë të lidhura me Google:
- AMD Onyx
- Intel Meteorlake-P RVP
- Purism Librem 11
- Purism Librem L1UM v2
- Siemens FA EHL
- Supermicro X11SSW-F
- Është shtuar mbështetje për SoC AMD Genoa.
- Në arkitekturën x86 në fazat para inicializimit të memories është realizuar mbështetje për seksionin «.data», duke lejuar përdorimin e përcaktimeve të variablave globalë në kodin e programit C. Në fazën e bllokut të ngarkesës, të dhënat lidhen menjëherë pas kodit dhe pastaj vendosen në cache, duke përdorur konceptin Cache-As-RAM (VMA).
- Për sistemet x86 në fazën e ramstage dhe në fazat para inicializimit të memories është realizuar mbështetje për cache për sistemin e skedarëve CBFS, i cili përdoret për vendosjen e komponentëve Coreboot në Flash. Cache CBFS lejon shpërndarjen e skedarëve CBFS, duke përdorur funksionin cbfs_map() pa rezervimin e një zone të veçantë memorandum për skedarin. Për konfigurimin e madhësisë së caches janë ofruar parametrat PRERAM_CBFS_CACHE_SIZE dhe RAMSTAGE_CBFS_CACHE_SIZE.
- Është shtuar mundësia e integrimit të romstage në bllokun e ngarkesës (bootblock). Dërgimi i romstage si pjesë e bllokut të ngarkesës lejon të reduktohet madhësia e kodit me 10-20 mijë rreshta. Situatat ku mund të kërkohet një dërgim i veçantë i romstage përfshijnë konfigurime me vboot ose modalitetin fallback, si dhe pajisje me madhësi të kufizuar të bllokut të ngarkesës (Intel APL 32K) ose me një media ngarkimi shumë të ngadalshëm (disa ARM SoC).
- Në gfx është shtuar API për përcaktimin e pranishmërisë së një ekrani të jashtëm në pajisjet me çipe Intel.
- Në pci_rom është implementuar mundësia e shtimit të një checksum për VBIOS gjatë mbushjes së tabelës VFCT. Një checksum të tillë e kontrollojnë disa drivera AMD për Windows.
- Janë shtuar ndryshime që lejojnë të ekzekutohet Windows në disa pajisje Chromebook me Coreboot.
- Është realizuar gjenerimi i tabelës ACPI për pajisjet e bazuara në arkitekturën ARM64.
- Është përmirësuar përputhshmëria me specifikimet ACPI.
- Cilësimet MRC (Memory Reference Code) për bordet SNB+MRC janë transferuar në strukturën DeviceTree.
- Jene përditësuar komponentët payload në bazë të U-Boot dhe edk2.
- Është përditësuar mjetet e përdorura: GMP 6.3.0, binutils 2.41 dhe MPFR 4.2.1.
- Dega kryesore në Git-repozitor ka kaluar emri nga «master» në «main».
Burimi: opennet.ru
