Kompania AMD zbulo informacion mbi njĂ« klas tĂ« ri sulmesh mikroarkitekturorĂ« ndaj procesorĂ«ve tĂ« saj â TSA (Sulmi i Planifikuesit TĂ«kalues). Ky sulm lejon njĂ« sulmues tĂ« anashkalojĂ« mekanizmat e izolimit tĂ« CPU-sĂ« dhe tĂ« pĂ«rcaktojĂ« tĂ« dhĂ«nat qĂ« po pĂ«rpunohen nĂ« kontekste tĂ« tjera, p.sh., nga hapĂ«sira e pĂ«rdoruesit tĂ« identifikojĂ« informacionet qĂ« pĂ«rpunohen nĂ« nivelin e bĂ«rthamĂ«s, ose nga njĂ« sistem mik tĂ« zbulojĂ« tĂ« dhĂ«na qĂ« pĂ«rdoren nĂ« njĂ« sistem tjetĂ«r mik.
Vulnerabilitetet u identifikuan gjatë zhvillimit të një grupi mjetesh të krijuara nga hulumtuesit e Microsoft dhe Shkollës së Lartë Teknik të Zvicrës për testimin e stresit të ndarjes mikroarkitekturale midis zonave të ndryshme të ndarjes së aksesit, si bërthama, makinat virtuale dhe proceset.
Metoda e sulmit bazohet në varësinë e kohës së ekzekutimit të disa instrukcioneve nga gjendja e strukturave mikroarkitekturale. Kur procesori pret për përfundimin e shpejtë të instruktionit për leximin e të dhënave nga memoria (p.sh., duke supozuar se të dhënat janë në cache-n L1), por nuk arrin të marrë me sukses të dhënat, krijohet një gjendje e "përfundimit të rrejshëm" të instruktionit (false completion). Në këtë rast, procesori, përpara se të përcaktojë këtë gjendje, mund të planifikojë ekzekutimin spekullues të operacioneve të tjera që varen nga rezultati i ekzekutimit të instruktionit për ngarkimin nga memoria.
Pasi që ngarkimi rezultoi se nuk përfundoi, të dhënat që lidhen me të konsiderohen të pavlefshme nga procesori, dhe operacioni i ngarkimit përsëritet më vonë. Operacionet e varura gjithashtu ekzekutohen përsëri pas gatishmërisë së të dhënave korrekte. Në këtë rast, rishikimi i tubit (pipeline flush) pas ekzekutimit të instruktionit, për të cilin është regjistruar gjendja e "përfundimit të rrejshëm", nuk bëhet, dhe të dhëna të papërshtatshme mund të përcaktohen në operacionet e varura.
Ekzekutimi i operacioneve të tilla nuk ndryshon gjendjen e cache-it dhe TLB (Translation Lookaside Buffer), dmth të dhënat nuk mund të rikuperohen përmes metodave tradicionale të përcaktimit të gjendjes së cache-it. Por këto të dhëna ndikojnë në kohën e ekzekutimit të instruksioneve të tjera. Analiza e kohës së ekzekutimit mund të përdoret si burim rrjedhjeje informacioni nga strukturat mikroarkitekturale, mbetur pas ekzekutimit spekulativ të operacioneve të tjera.
Në varësi të burimit të nxjerrjes së të dhënave të mbetura janë identifikuar dy vulnerabilitete:
- CVE-2024-36350 (TSA-SQ â TSA Store Queue) â rrjedhje nga buffer-i i ruajtjes sĂ« operacioneve tĂ« shkruara (Store Queue), duke lejuar pĂ«rcaktimin e rezultatĂ«ve tĂ« punĂ«s sĂ« instrukcioneve tĂ« shkruara nĂ« memorie.
- CVE-2024-36357 (TSA-L1 â TSA L1 Data Cache) â rrjedhje pĂ«rmes cache-it L1D.
Vulnerabilitetet shfaqen në familjen e procesorëve AMD (Fam19h) të bazuar në mikroarkitekturën Zen 3 dhe Zen 4. Për shembull, problemi është prezent në seritë e CPU AMD Ryzen 5000/6000/7000/8000, AMD EPYC Milan/Milan-X/Genoa/Genoa-X/Bergamo/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003/8004/9004/97X4, AMD Ryzen Embedded 5000/7000/V3000.
Ndryshimet e nevojshme për të bllokuar dobësitë janë përfshirë në përditësimin e mikroarkitekturës së dhjetorit dhe PI-firmware-ve (Platform Initialization), të dërguara për prodhuesit OEM. Patch-et për mbrojtjen nga dobësia janë dërguar për t'u përfshirë në bërthamën e Linux-it (përshkruhet një opsion i linjës së komandës së bërthamës "tsa=off" për të çaktivizuar mbrojtjen, e cila ndikon negativisht në performancë). Rregullimi gjithashtu është shtuar në hipervizorin Xen. Për të bllokuar dobësinë kërkohet si përditësimi i mikroarkitekturës ashtu edhe aktivizimi i modit të mbrojtjes në nivelin e bërthamës ose hipervizorit.
Burimi: opennet.ru
