Google, në bashkëpunim me kompanitë prodhuese SkyWater Technology dhe Efabless, ka nisur një iniciativë që lejon zhvilluesit e hapur të harduerit të bëjnë çipat që ata zhvillojnë falas. Nisma synon të stimulojë zhvillimin e pajisjeve të hapura, të zvogëlojë kostot e zhvillimit të projekteve të hapura dhe të thjeshtojë ndërveprimin me fabrikat prodhuese. Falë nismës, çdokush mund të fillojë të zhvillojë çipat e tyre të personalizuar pa pasur frikë nga kostot e larta të prodhimit të prototipeve fillestare. Të gjitha kostot e prodhimit, paketimit dhe transportit mbulohen nga Google.
Aplikimet për përfshirje në programin e prodhimit falas mund të dorëzohen një herë në dy muaj. Vendi më i afërt do të mbyllet më 8 qershor, dhe çipat që arritën të futeshin në të do të jenë gati më 30 gusht dhe do t'u dërgohen autorëve më 18 tetor. Nga aplikimet e paraqitura përzgjidhen 40 projekte (nëse aplikimet e paraqitura janë më pak se 40, atëherë të gjitha ato që kanë kaluar kontrollin e korrektësisë do të vihen në prodhim). Bazuar në rezultatet e prodhimit, zhvilluesi do të marrë 50 çipa dhe 5 borde me çipa të instaluar.
Aplikimet pranohen vetëm nga projekte të shpërndara plotësisht me licenca të hapura, të pa ngarkuara nga marrëveshjet e moszbulimit (NDA) dhe që nuk kufizojnë fushën e përdorimit të produkteve të tyre. Të dhënat për prodhim duhet të dorëzohen në formatin GDSII, të kalojnë grupin e testit të dhënë dhe të riprodhohen nga skedarët e dizajnit burimor (d.m.th., të paraqisni një projekt me burim të hapur, por nuk do të jeni në gjendje të paraqisni një dizajn të pronarit për prodhim).
Për të thjeshtuar zhvillimin e çipit të hapur, mjetet e mëposhtme me burim të hapur janë në dispozicion:
- SkyWater PDK (Process Design Kit), një paketë veglash që përshkruan procesin teknik 130 nm (SKY130) të përdorur në impiantin SkyWater dhe ju lejon të përgatisni skedarët e projektimit të nevojshëm për prodhimin e mikroqarqeve.
- OpenLane është një grup komponentësh për konvertimin e automatizuar të dizajnit të qarkut RTL të çipave specifikë të aplikacionit (ASIC) në formatin GDSII të përdorur në fabrikat e çipave.
- XLS (Accelerated HW Synthesis) është një paketë veglash për sintetizimin e skedarëve të projektimit me harduer çip që korrespondojnë me përshkrimin e ofruar të nivelit të lartë të funksionalitetit të kërkuar, i projektuar në stilin e zhvillimit të softuerit.
- Një grup rregullash për sistemin e montimit Bazel me mbështetje për mjete të hapura (Yosys, Verilator, OpenROAD) për të punuar me gjuhët e përshkrimit të harduerit (Verilog, VHDL, Chisel, nMigen).
- OpenROAD është një kornizë për automatizimin e procesit të zhvillimit të mikroqarqeve me burim të hapur.
- Verible është një grup mjetesh për zhvillim në gjuhën Verilog, duke përfshirë një analizues, sistemin e formatimit të stilit dhe linter.
Burimi: opennet.ru