Siç e dini, kuratori i ndërfaqes PCI Express, grupi ndërindustrial PCI-SIG, është me nxitim për të kompensuar vonesën e gjatë pas orarit në nxjerrjen në treg të një versioni të ri të autobusit PCI Express duke përdorur specifikimet versionin 5.0. Versioni përfundimtar i specifikimeve PCIe 5.0 është miratuar nga kjo , dhe në vitin e ri duhet të shfaqen në treg pajisjet me mbështetje për autobusin e përditësuar. Ju kujtojmë se, krahasuar me PCIe 4.0, shpejtësia e transferimit përgjatë linjës PCIe 5.0 do të dyfishohet në 32 gigatransaksione për sekondë (32 GT/s).
Specifikimet janë specifikime, por për zbatimin praktik të ndërfaqes së re, silikoni i punës dhe blloqet nevojiten për licencimin për zhvilluesit e kontrolluesve të palëve të treta. Një nga këto vendime dje dhe sot në një konferencë në Taipei kompanitë Astera Labs, Synopsys dhe Intel. Pretendohet se kjo është zgjidhja e parë gjithëpërfshirëse që është plotësisht e gatshme për zbatim në prodhim dhe për licencim.
Platforma e shfaqur në Tajvan përdor çipin e para-prodhimit të Intel, kontrolluesin Synopsys DesignWare dhe shtresën fizike PCIe 5.0 të kompanisë, të cilat mund të blihen me licencë, si dhe retimers nga Astera Labs. Retimerët janë çipa që rivendosin integritetin e pulseve të orës në prani të interferencave ose në rast të një sinjali të dobët.
Siç mund ta imagjinoni, ndërsa shpejtësia e transmetimit të të dhënave në një linjë rritet, integriteti i sinjalit tenton të ulet ndërsa linjat e komunikimit zgjaten. Për shembull, sipas specifikimeve për linjën PCIe 4.0, diapazoni i transmetimit pa përdorur lidhës në linjë është vetëm 30 cm Për linjën PCIe 5.0, kjo distancë do të jetë edhe më e shkurtër dhe madje edhe në një distancë të tillë është e nevojshme të përfshihet. retimers në qarkun e kontrolluesit. Astera Labs arriti të zhvillojë retimers që mund të funksionojnë si në ndërfaqen PCIe 4.0 ashtu edhe si pjesë e ndërfaqes PCIe 5.0, e cila u demonstrua në konferencë.
Burimi: 3dnews.ru