Siç dihet, në mars të këtij viti, TSMC filloi prodhimin pilot të produkteve 5nm. Kjo ndodhi në fabrikën e re Fab 18 në Tajvan, për lëshimin e zgjidhjeve 5nm. Prodhimi masiv duke përdorur procesin 5nm N5 pritet në tremujorin e dytë të 2020. Në fund të të njëjtit vit, do të nisë prodhimi i çipave të bazuar në teknologjinë produktive të procesit 5nm ose N5P (performancë). Disponueshmëria e çipave prototip i lejon TSMC të vlerësojë aftësitë e gjysmëpërçuesve të ardhshëm të prodhuar bazuar në teknologjinë e re të procesit, për të cilën kompania do të flasë në detaje në dhjetor. Por tashmë mund të zbuloni diçka nga abstraktet e dorëzuara nga TSMC për prezantim në IEDM 2019.
Përpara se të sqarojmë detajet, le të kujtojmë atë që dimë nga deklaratat e mëparshme nga TSMC. Krahasuar me procesin 7nm, pretendohet se performanca neto e çipave 5nm do të rritet me 15% ose konsumi do të reduktohet me 30% nëse performanca mbetet e njëjtë. Procesi N5P do të shtojë 7% produktivitet ose 15% kursime në konsum. Dendësia e elementeve logjike do të rritet me 1,8 herë. Shkalla e qelizave SRAM do të ndryshojë me një faktor prej 0,75.
Në prodhimin e çipave 5nm, shkalla e përdorimit të skanerëve EUV do të arrijë nivelin e prodhimit të pjekur. Struktura e kanalit të transistorit do të ndryshohet, ndoshta duke përdorur germanium së bashku me ose në vend të silikonit. Kjo do të sigurojë rritjen e lëvizshmërisë së elektroneve në kanal dhe një rritje të rrymave. Teknologjia e procesit siguron disa nivele të tensionit të kontrollit, më e larta prej të cilave do të sigurojë një rritje të performancës 25% krahasuar me të njëjtën në teknologjinë e procesit 7 nm. Furnizimi me energji i tranzistorit për ndërfaqet I/O do të variojë nga 1,5 V në 1,2 V.
Në prodhimin e vrimave për metalizim dhe për kontakte do të përdoren materiale me rezistencë edhe më të ulët. Kondensatorët me densitet ultra të lartë do të prodhohen duke përdorur një qark metal-dielektrik-metal, i cili do të rrisë produktivitetin me 4%. Në përgjithësi, TSMC do të kalojë në përdorimin e izolatorëve të rinj me K të ulët. Një proces i ri "i thatë", Metal Jon Reactive Etching (RIE), do të shfaqet në qarkun e përpunimit të vaferës së silikonit, i cili do të zëvendësojë pjesërisht procesin tradicional të Damaskut duke përdorur bakër (për kontaktet metalike më të vogla se 30 nm). Gjithashtu për herë të parë, një shtresë grafeni do të përdoret për të krijuar një pengesë midis përçuesve të bakrit dhe gjysmëpërçuesit (për të parandaluar elektromigrimin).
Nga dokumentet për raportin e dhjetorit në IEDM, mund të kuptojmë se një numër parametrash të çipave 5nm do të jenë edhe më të mirë. Kështu, dendësia e elementeve logjike do të jetë më e lartë dhe do të arrijë 1,84 herë. Qeliza SRAM do të jetë gjithashtu më e vogël, me një sipërfaqe prej 0,021 µm2. Gjithçka është në rregull me performancën e silikonit eksperimental - u arrit një rritje prej 15%, si dhe një reduktim i mundshëm 30% i konsumit në rastin e ngrirjes së frekuencave të larta.
Teknologjia e re e procesit do të bëjë të mundur zgjedhjen nga shtatë vlerat e tensionit të kontrollit, të cilat do t'i shtojnë shumëllojshmëri procesit të zhvillimit dhe produkteve, dhe përdorimi i skanerëve EUV do të thjeshtojë padyshim prodhimin dhe do ta bëjë atë më të lirë. Sipas TSMC, kalimi te skanerët EUV siguron një përmirësim 0,73x në rezolucionin linear krahasuar me procesin 7nm. Për shembull, për të prodhuar shtresat më kritike të metalizimit të shtresave të para, në vend të pesë maskave konvencionale, do të kërkohet vetëm një maskë EUV dhe, në përputhje me rrethanat, vetëm një cikël prodhimi në vend të pesë. Nga rruga, kushtojini vëmendje se sa të rregullta dalin elementët në çip kur përdorni projeksionin EUV. Bukuria, dhe kjo është e gjitha.
Burimi: 3dnews.ru