{"id":181998,"date":"2026-06-10T02:48:19","date_gmt":"2026-06-10T00:48:19","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/opublikovan-vortex-3-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2026-06-10T02:48:19","modified_gmt":"2026-06-10T00:48:19","slug":"opublikovan-vortex-3-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/sq\/blog\/news\/opublikovan-vortex-3-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"\u00cbsht\u00eb publikuar Vortex 3.0, nj\u00eb GPGPU i hapur q\u00eb bazohet n\u00eb arkitektur\u00ebn RISC-V","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Doli nj\u00eb botim t\u00eb projektit Vortex 3.0, q\u00eb zhvillon nj\u00eb GPGPU t\u00eb hapur mbi arkitektur\u00ebn e setit t\u00eb komandave RISC-V, e cila \u00ebsht\u00eb e dedikuar p\u00ebr kryerjen e llogaritjeve paralele duke p\u00ebrdorur API OpenCL dhe modelin e ekzekutimit SIMT (Single Instruction, Multiple Threads). Projekti gjithashtu mund t\u00eb p\u00ebrdoret p\u00ebr k\u00ebrkime n\u00eb fush\u00ebn e grafik\u00ebs 3D dhe p\u00ebr zhvillimin e arkitekturave t\u00eb reja GPU. Diagramet, p\u00ebrshkrimet e blok\u00ebve harduerik n\u00eb gjuh\u00ebn Verilog, simuluesi, driverat dhe dokumentacioni i shoq\u00ebruesh\u00ebm i projektit shp\u00ebrndahen n\u00ebn licenc\u00ebn Apache 2.0. <\/p>\n

Baza e GPGPU p\u00ebrb\u00ebhet nga nj\u00eb ISA RISC-V tipik, e zgjeruar me t\u00eb dh\u00ebna shtes\u00eb p\u00ebr mb\u00ebshtetje t\u00eb funksioneve GPU dhe menaxhimit t\u00eb rrjedhave. Ndryshimet n\u00eb arkitektur\u00ebn e grupeve t\u00eb komandave RISC-V jan\u00eb minimizuar dhe, sa m\u00eb shum\u00eb t\u00eb jet\u00eb e mundur, p\u00ebrdoren instruksyonet vektoriale q\u00eb ekzistojn\u00eb tashm\u00eb. Nd\u00ebr instruksyonet shtes\u00eb jan\u00eb: «tex» p\u00ebr t\u00eb p\u00ebrshpejtuar p\u00ebrpunimin e teksturave; vx_rast p\u00ebr menaxhimin e rastesizimit, vx_rop p\u00ebr p\u00ebrpunimin e fragmenteve, thell\u00ebsis\u00eb dhe transparenc\u00ebs; vx_imadd p\u00ebr t\u00eb kryer operacionin «shum\u00ebzo dhe shto»; vx_wspawn, vx_split, vx_join, vx_tmc dhe vx_bar p\u00ebr t\u00eb aktivizuar grupet e rrjedhave (wavefront), duke u ekzekutuar paralelisht nga SIMD Engine. <\/p>\n

<\/center><\/p>\n

GPGPU q\u00eb po zhvillohet mb\u00ebshtet arkitektur\u00ebn e setit t\u00eb komandave RISC-V RV32IMF dhe RV64IMAFD me 32-bit dhe 64-bit, dhe mund t\u00eb p\u00ebrfshij\u00eb memorin ndar\u00ebse opsionale, cache t\u00eb niveleve L1, L2 dhe L3, si dhe nj\u00eb num\u00ebr t\u00eb personalizuar nj\u00ebsish, blloqesh pune (warps) dhe rrjedhash. N\u00eb k\u00ebt\u00eb m\u00ebnyr\u00eb, p\u00ebr \u00e7do b\u00ebrtham\u00eb parashikohet mund\u00ebsia e aktivizimit t\u00eb nj\u00eb numri t\u00eb personalizuar ALU, FPU, LSU dhe SFU. Prototipet mund t\u00eb krijohen duke p\u00ebrdorur FPGA Xilinx dhe Altera, dhe p\u00ebr simullimin e pun\u00ebs s\u00eb \u00e7ipit duhet p\u00ebrdorur Verilator (simuluesi Verilog), RTLSIM (simulimi RTL) dhe SimX (simulimi softuerik).<\/p>\n

P\u00ebr zhvillimin e aplikacioneve ofrohet nj\u00eb set mjetesh, p\u00ebrfshir\u00eb variante t\u00eb PoCL t\u00eb p\u00ebrshtatura p\u00ebr t\u00eb punuar me Vortex (kompiluesi dhe runtime OpenCL), LLVM\/Clang, GCC dhe Binutils. Projekti mb\u00ebshtet specifikimin OpenCL 1.2 dhe, p\u00ebrmes translacionit n\u00eb OpenCL, realizon mb\u00ebshtetje p\u00ebr p\u00ebrfaq\u00ebsimin e nd\u00ebrmjet\u00ebm t\u00eb shenjuesve SPIR-V. <\/p>\n

Nd\u00ebr ndryshimet n\u00eb Vortex 3.0:<\/p>\n