Гугл је пружио могућност бесплатне производње пробних серија отворених чипова

Гоогле, у сарадњи са производним компанијама СкиВатер Тецхнологи и Ефаблес, покренуо је иницијативу која омогућава програмерима отвореног хардвера да бесплатно праве чипове које развијају. Иницијатива има за циљ да стимулише развој отвореног хардвера, смањи трошкове развоја отворених пројеката и поједностави интеракцију са производним погонима. Захваљујући иницијативи, свако може да почне да развија сопствене чипове без страха од високих трошкова производње почетних прототипова. Све трошкове производње, паковања и испоруке покрива Гоогле.

Пријаве за укључивање у бесплатни производни програм могу се поднети једном у два месеца. Најближи слот биће затворен 8. јуна, а чипови који су успели да уђу у њега биће готови 30. августа и послати ауторима 18. октобра. Од поднетих пријава бира се 40 пројеката (ако је поднетих пријава мање од 40, онда ће сви они који су прошли проверу исправности бити пуштени у производњу). На основу резултата производње, програмер ће добити 50 чипова и 5 плоча са инсталираним чиповима.

Пријаве се прихватају само из пројеката који су у потпуности дистрибуирани под отвореним лиценцама, који нису оптерећени уговорима о неоткривању података (НДА) и не ограничавајући обим употребе њихових производа. Подаци за производњу морају да се пренесу у ГДСИИ формату, да прођу обезбеђени скуп тестова и да се репродукују из изворних датотека дизајна (тј. поднесите пројекат отвореног кода, али нећете моћи да пошаљете власнички дизајн за производњу).

Да би се поједноставио развој отвореног чипа, доступни су следећи алати отвореног кода:

  • СкиВатер ПДК (Процесс Десигн Кит), комплет алата који описује 130нм технички процес (СКИ130) који се користи у фабрици СкиВатер и омогућава вам да припремите датотеке дизајна неопходне за производњу микро кола.
  • ОпенЛане је скуп компоненти за аутоматизовану конверзију РТЛ дизајна кола чипова специфичних за апликацију (АСИЦ) у ГДСИИ формат који се користи у фабрикама чипова.
    Гугл је пружио могућност бесплатне производње пробних серија отворених чипова
  • КСЛС (Аццелератед ХВ Синтхесис) је комплет алата за синтезу фајлова дизајна са чип хардвером који одговарају датом високом нивоу описа потребне функционалности, дизајниран у стилу развоја софтвера.
  • Скуп правила за Базел монтажни систем са подршком за отворене алате (Иосис, Верилатор, ОпенРОАД) за рад са језицима за опис хардвера (Верилог, ВХДЛ, Цхисел, нМиген).
  • ОпенРОАД је оквир за аутоматизацију процеса развоја микрокола отвореног кода.
  • Верибле је скуп алата за развој на Верилог језику, укључујући парсер, систем за форматирање стилова и линтер.

Извор: опеннет.ру

Додај коментар