ВериГПУ пројекат има за циљ стварање отвореног ГПУ-а развијеног на Верилог језику за описивање и моделирање електронских система. У почетку, пројекат се развија помоћу Верилог симулатора, али када се заврши може се користити за производњу правих чипова. Развој пројекта се дистрибуира под лиценцом МИТ-а.
ВериГПУ је позициониран као процесор специфичан за апликацију (АСИЦ) оптимизован за убрзање прорачуна повезаних са системима машинског учења. Планови укључују компатибилност са ПиТорцх оквиром за дубоко машинско учење и могућност развоја апликација за ВериГПУ користећи ХИП (Хетерогени рачунарски интерфејс) АПИ. У будућности је могуће додати подршку за друге АПИ-је, као што су СИЦЛ и НВИДИА ЦУДА.
ГПУ еволуира из РИСЦ-В скупа инструкција, али резултујућа интерна архитектура скупа инструкција ГПУ-а је слабо компатибилна са РИСЦ-В ИСА, јер у ситуацијама када се ГПУ дизајн не уклапа у РИСЦ-В репрезентацију, није намењен да остане компатибилан са РИСЦ-В. Развој је фокусиран на могућности које су потребне за системе машинског учења, па да би се смањила величина и сложеност матрице чипа, користи се само БФ16 формат са покретним зарезом и само операције с покретним зарезом потребне за машинско учење, као што су екп, лог, танх и скрт, су доступни.
Међу већ доступним компонентама су ГПУ контролер, АПУ (Убрзана процесорска јединица) за целобројне операције (“+”,”-“,”/,”,”*”) и јединица за операције са покретним зарезом (“+,” ,”*”) и блок гранања. За креирање апликација, нуди асемблер и подршку за компајлирање Ц++ кода заснованог на ЛЛВМ-у. Међу планираним могућностима, истакнуто је паралелно извршавање инструкција, кеширање података и меморије инструкција и СИМТ (Сингле инструцтион мултипле тхреад) операције.
Извор: опеннет.ру