Anjeun terang, curator tina panganteur PCI Express, grup interindustrial PCI-SIG, rusuh pikeun nyieun up for lag lila balik jadwal di bringing ka pasar versi anyar tina beus PCI Express maké spésifikasi Vérsi 5.0. Versi ahir spésifikasi PCIe 5.0 parantos disatujuan ku ieu , sarta dina taun anyar alat jeung rojongan pikeun beus diropéa kudu muncul dina pasaran. Hayu urang ngingetkeun yén, dibandingkeun sareng PCIe 4.0, laju transfer sapanjang garis PCIe 5.0 bakal dua kali 32 gigatransaksi per detik (32 GT / s).
Spésifikasi nyaéta spésifikasi, tapi pikeun palaksanaan praktis tina panganteur anyar, silikon gawé sarta blok anu diperlukeun pikeun lisénsi ka developer controller pihak-katilu. Salah sahiji kaputusan ieu kamari sareng ayeuna dina konperénsi di Taipei pausahaan Astera Labs, Synopsys jeung Intel. Diklaim yén ieu mangrupikeun solusi komprehensif munggaran anu parantos siap pikeun palaksanaan dina produksi sareng pikeun lisénsi.
Platform anu dipidangkeun di Taiwan nganggo chip pra-produksi Intel, pengontrol Synopsys DesignWare sareng lapisan fisik PCIe 5.0 perusahaan, anu tiasa dipésér ku lisénsi, ogé retimer ti Astera Labs. Retimers nyaéta chip anu mulangkeun integritas pulsa jam dina ayana gangguan atawa dina acara sinyal lemah.
Sakumaha anjeun tiasa bayangkeun, nalika laju pangiriman data dina hiji jalur ningkat, integritas sinyal condong turun nalika jalur komunikasi manjang. Contona, nurutkeun spésifikasi pikeun garis PCIe 4.0, rentang transmisi tanpa ngagunakeun panyambungna dina garis ngan 30 cm Pikeun garis PCIe 5.0, jarak ieu bakal malah leuwih pondok tur malah dina jarak misalna perlu ngawengku. retimers dina sirkuit controller. Astera Labs junun ngembangkeun retimers anu tiasa beroperasi dina panganteur PCIe 4.0 sareng salaku bagian tina panganteur PCIe 5.0, anu ditingalikeun dina konperénsi éta.
sumber: 3dnews.ru