Sakumaha urang terang, dina bulan Maret taun ieu, TSMC ngamimitian produksi pilot produk 5nm. Ieu kajadian di pabrik Fab 18 anyar di Taiwan, pikeun ngaleupaskeun solusi 5nm. Produksi masal nganggo prosés 5nm N5 diperkirakeun dina kuartal kadua 2020. Nepi ka tungtun taun anu sarua, produksi chip dumasar kana téhnologi prosés 5nm produktif atawa N5P (kinerja) bakal dibuka. Ketersediaan chip prototipe ngamungkinkeun TSMC ngevaluasi kamampuan semikonduktor masa depan anu diproduksi dumasar kana téknologi prosés anyar, anu perusahaan bakal ngobrolkeun sacara rinci dina bulan Désémber. Tapi anjeun geus bisa manggihan hiji hal tina abstrak anu dikintunkeun ku TSMC pikeun presentasi di IEDM 2019.
Sateuacan netelakeun detilna, hayu urang émut naon anu urang terang tina pernyataan saméméhna ti TSMC. Dibandingkeun sareng prosés 7nm, diklaim yén kinerja bersih chip 5nm bakal ningkat ku 15% atanapi konsumsi bakal dikirangan ku 30% upami kinerja tetep sami. Prosés N5P bakal nambahan deui 7% produktivitas atawa 15% tabungan dina konsumsi. Kapadetan unsur logika bakal ningkat ku 1,8 kali. Skala sél SRAM bakal robah ku faktor 0,75.
Dina produksi chip 5nm, skala pamakean scanner EUV bakal ngahontal tingkat produksi dewasa. Struktur saluran transistor bakal dirobih, sigana ku ngagunakeun germanium sareng atanapi gaganti silikon. Ieu bakal mastikeun ngaronjat mobilitas éléktron dina saluran jeung paningkatan dina arus. Téknologi prosés nyayogikeun sababaraha tingkat tegangan kontrol, anu paling luhur bakal masihan paningkatan kinerja 25% dibandingkeun sareng téknologi prosés 7 nm. Catu daya transistor pikeun antarmuka I/O bakal dibasajankeun 1,5 V dugi ka 1,2 V.
Dina produksi ngaliwatan liang pikeun metallization jeung kontak, bahan kalawan lalawanan malah handap bakal dipaké. Kapasitor dénsitas ultra-luhur bakal diproduksi nganggo sirkuit logam-diéléktrik-logam, anu bakal ningkatkeun produktivitas ku 4%. Sacara umum, TSMC bakal ngalih kana ngagunakeun insulator low-K anyar. Prosés "garing" anyar, Metal Reactive Ion Etching (RIE), bakal muncul dina sirkuit pangolahan wafer silikon, anu sawaréh bakal ngagentos prosés Damaskus tradisional nganggo tambaga (pikeun kontak logam anu langkung alit tibatan 30 nm). Ogé pikeun kahiji kalina, lapisan graphene bakal dipaké pikeun nyieun panghalang antara konduktor tambaga jeung semikonduktor (pikeun nyegah electromigration).
Tina dokumén pikeun laporan Désémber di IEDM, urang tiasa glean yén sababaraha parameter chip 5nm bakal langkung saé. Ku kituna, dénsitas unsur logika bakal leuwih luhur sarta ngahontal 1,84 kali. Sél SRAM ogé bakal langkung alit, kalayan legana 0,021 µm2. Sagalana aya dina urutan kalawan kinerja silikon ékspérimén - ngaronjat 15% diala, kitu ogé kamungkinan ngurangan 30% dina konsumsi dina kasus beku tina frékuénsi luhur.
Téknologi prosés anyar bakal ngamungkinkeun pikeun milih tina tujuh nilai tegangan kontrol, anu bakal nambihan rupa-rupa prosés pangwangunan sareng produk, sareng panggunaan scanner EUV pasti bakal nyederhanakeun produksi sareng langkung mirah. Numutkeun kana TSMC, gentos kana panyeken EUV nyayogikeun paningkatan 0,73x dina résolusi linier dibandingkeun sareng prosés 7nm. Contona, pikeun ngahasilkeun lapisan metallization paling kritis tina lapisan kahiji, tinimbang lima masker konvensional, ngan hiji EUV topeng bakal diperlukeun tur, sasuai, ngan hiji siklus produksi tinimbang lima. Ku jalan kitu, perhatikeun kumaha rapih unsur-unsur dina chip nalika nganggo proyéksi EUV. Kaéndahan, sareng éta sadayana.
sumber: 3dnews.ru