Utgåvan av Coreboot 4.22

CoreBoot 4.22-projektet har släppts, där en fri alternativa till proprietära firmware och BIOS utvecklas. Projektets kod distribueras under GPLv2-licensen. 135 utvecklare har deltagit i skapandet av den nya versionen och förberett 977 ändringar. Det noteras att nästa version kommer att övergå till ett nytt versionsnamnsschema som använder datumanknytning (år.månad.uppdatering), till exempel i februari 2024 kommer version 4.23 att ersättas med version 24.02.00.

Huvudsakliga förändringar:

• Den första implementationen av AMD openSIL (Open-Source Silicon Initialization Library) har lagts till, vilket utvecklar komponenter för att förenkla skapandet av firmware.
• Stöd har lagts till för 17 moderkort. 11 av de tillagda korten används i enheter med Chrome OS eller på servrar Google. Kort som inte är kopplade till Google:
  • AMD Onyx
  • Intel Meteorlake-P RVP
  • Purism Librem 11
  • Purism Librem L1UM v2
  • Siemens FA EHL
  • Supermicro X11SSW-F
• Stöd har lagts till för SoC AMD Genoa.
• För x86-arkitekturen har stöd för sektionen '.data' implementerats före minnesinitialisering, vilket möjliggör användning av globala variabeldefinitioner i C-kod. Vid bootblocket kopplas data genast efter koden och placeras sedan i cachen med konceptet Cache-As-RAM (VMA).
• För x86-system under ramstage och stadier före minnesinitialisering har cachestöd för CBFS-filsystemet lagts till, som används för att placera Coreboot-komponenter på Flash. CBFS-cachen möjliggör uppackning av CBFS-filer med funktionen cbfs_map() utan att reservera en separat minnesregion för filen. Inställningar för cache-storlek föreslås med PRERAM_CBFS_CACHE_SIZE och RAMSTAGE_CBFS_CACHE_SIZE.
• Möjligheten att bygga in romstage i bootblocket har lagts till. Leverans av romstage som en del av bootblocket gör det möjligt att minska kodens storlek med 10 000 till 20 000 rader. Situationer där separate leverans av romstage kan krävas inkluderar konfigurationer med vboot eller fallback-läge, samt enheter med begränsad storlek på bootblocket (Intel APL 32K) eller för långsamma bootmedier (vissa ARM SoC).
• I gfx har ett API lagts till för att bestämma närvaro av en extern skärm på enheter med Intel-chips.
• I pci_rom har möjligheten att lägga till en kontrollsumma för VBIOS när VFCT-tabellen fylls i implementerats. En liknande kontrollsumma kontrolleras av vissa AMD-drivrutiner för Windows.
• Ändringar har lagts till som möjliggör körning av Windows på vissa Chromebook-enheter med Coreboot.
• Implementeringen av ACPI-tabellgenerering för ARM64-arkitektur görs.
• Kompatibiliteten med ACPI-specifikationer har förbättrats.
• MRC-inställningar (Memory Reference Code) för SNB+MRC-kort har flyttats till DeviceTree-strukturen.
• Payload-komponenterna baserade på U-Boot och edk2 har uppdaterats.
• Använda verktyg har uppdaterats: GMP 6.3.0, binutils 2.41 och MPFR 4.2.1.
• Huvudgrenen i Git-repositoriet har döpts om från 'master' till 'main'.

Källa: opennet.ru