I arkitekturen för x86-plattformar har två trender dykt upp som kompletterar varandra. Enligt en version måste vi gå mot att integrera dator- och kontrollresurser i ett chip. Det andra tillvägagångssättet främjar ansvarsfördelning: processorn är utrustad med en högpresterande buss som bildar ett perifert skalbart ekosystem. Den utgör grunden för Intel C620-systemlogiktopologin för högnivåplattformar.
Den grundläggande skillnaden från den tidigare Intel C610-kretsuppsättningen är utbyggnaden av kommunikationskanalen mellan processorn och kringutrustningen som ingår i PCH-chippet genom användning av PCIe-länkar tillsammans med den traditionella DMI-bussen.
Låt oss ta en närmare titt på innovationerna i Intel Lewisburgs sydbrygga: vilka evolutionära och revolutionära tillvägagångssätt har utökat dess befogenheter när det gäller att kommunicera med processorer?
Evolutionära förändringar i CPU-PCH-kommunikation
Som en del av det evolutionära tillvägagångssättet fick huvudkommunikationskanalen mellan CPU:n och den södra bron, som är DMI-bussen (Direct Media Interface), stöd för PCIe x4 Gen3-läget med en prestanda på 8.0 GT/S. Tidigare, i Intel C610 PCH, utfördes kommunikationen mellan processorn och systemlogiken i PCIe x4 Gen 2-läge vid 5.0 GT/S bandbredd.
Jämförelse av systemlogikfunktionalitet hos Intel C610 och C620
Observera att detta delsystem är mycket mer konservativt än de inbyggda PCIe-portarna i processorn, som vanligtvis används för att ansluta GPU:er och NVMe-enheter, där PCIe 3.0 har använts under lång tid och övergången till PCI Express Gen4 är planerad.
Revolutionerande förändringar i CPU-PCH-kommunikation
Revolutionerande förändringar inkluderar tillägget av nya PCIe CPU-PCH-kommunikationskanaler, kallade Ytterligare upplänkar. Rent fysiskt är dessa två PCI Express-portar som fungerar i lägena PCIe x8 Gen3 och PCIe x16 Gen3, båda 8.0 GT/S.
För interaktion mellan CPU och Intel C620 PCH används 3 bussar: DMI och två PCI Express-portar
Varför var det nödvändigt att revidera den befintliga kommunikationstopologin med Intel C620? För det första kan upp till 4x 10GbE nätverkskontroller med RDMA-funktionalitet integreras i PCH. För det andra är den nya och snabbare generationen Intel QuickAssist Technology (QAT) samprocessorer, som tillhandahåller hårdvarustöd för komprimering och kryptering, ansvariga för kryptering av nätverkstrafik och utbyten med lagringsundersystemet. Och slutligen, "innovationsmotorn" - , som endast kommer att vara tillgänglig för OEM-tillverkare.
Skalbarhet och flexibilitet
En viktig egenskap är möjligheten att valfritt välja inte bara PCH-anslutningstopologin, utan också prioriteringarna för chipets interna resurser för åtkomst till höghastighetskommunikationskanaler med den centrala processorn (processorerna). Dessutom, i det speciella EPO (EndPoint Only Mode), utförs PCH-anslutningen i status för en vanlig PCI Express-enhet som innehåller 10 GbE-resurser och Intel QAT. Samtidigt är det klassiska DMI-gränssnittet, liksom ett antal Legacy-delsystem, som visas i svart i diagrammet, inaktiverade.
Intern arkitektur för Intel C620 PCH-kretsen
I teorin gör detta det möjligt att använda mer än ett Intel C620 PCH-chip i ett system, skala 10 GbE och Intel QAT-funktionalitet för att möta prestandakrav. Samtidigt kan Legacy-funktioner som endast behövs i en enda kopia endast aktiveras på ett av de installerade PCH-chippen.
Så det sista ordet i design kommer att tillhöra plattformsutvecklaren, som agerar på grundval av både tekniska och marknadsföringsfaktorer i enlighet med placeringen av varje specifik produkt.
Källa: will.com