Företaget AMD har avslöjat information om en ny klass av mikroarkitekturattacker mot sina processorer â TSA (Transient Scheduler Attack). Attacken gör det möjligt för en angripare att kringgĂ„ CPU-isoleringsmekanismer och identifiera data som bearbetas i andra kontexter, till exempel att frĂ„n anvĂ€ndarutrymmet fĂ„ information som behandlas pĂ„ kĂ€rnnivĂ„, eller att frĂ„n ett gĂ€stsystem ta reda pĂ„ data som anvĂ€nds i ett annat gĂ€stsystem.
SĂ„rbarheterna upptĂ€cktes under utvecklingen av ett verktyg som skapades av forskare frĂ„n Microsoft och ETH ZĂŒrich för att stresstesta mikroarkitekturens isolering mellan olika Ă„tkomstgrĂ€nszoner, sĂ„som kĂ€rnan, virtuella maskiner och processer.
Attackmetoden baseras pÄ beroendet av körningstiden för vissa instruktioner frÄn tillstÄndet hos mikroarkitekturella strukturer. NÀr processorn förvÀntar sig att snabbt fullfölja en instruktion för att lÀsa data frÄn minnet (t.ex. genom att anta att data finns i L1-cache), men inte lyckas hÀmta data, uppstÄr ett tillstÄnd av 'falsk avslutning' av instruktionen. Under tiden kan processorn, Ànnu innan detta tillstÄnd har identifierats, planera spekulativ körning av andra operationer som beror pÄ resultatet av instruktionen för att ladda frÄn minnet.
Eftersom laddningen inte har slutförts, betraktas de associerade data som ogiltiga av processorn, och laddningsoperationen upprepas senare en gÄng till. Beroende operationer utförs ocksÄ pÄ nytt efter att de korrekta data har blivit tillgÀngliga. Under tiden utförs ingen tömning av pipelines (pipeline flush) efter att instruktionen, för vilken tillstÄndet 'falsk avslutning' har registrerats, har utförts, och inkorrekta data kan omdirigeras till beroende operationer.
Utförandet av sÄdana operationer Àndrar inte tillstÄndet hos cachen och TLB (Translation Lookaside Buffer), det vill sÀga att data inte kan ÄterstÀllas med traditionella metoder för att bestÀmma cache-tillstÄndet. Men dessa data pÄverkar tiden för att utföra andra instruktioner. Analys av körningstiden kan anvÀndas som en kÀlla till informationslÀckage frÄn mikroarkitekturella strukturer som kvarstÄr efter spekulativ körning av andra operationer.
Beroende pÄ kÀllan för extraktion av kvarvarande data har tvÄ sÄrbarheter identifierats:
- CVE-2024-36350 (TSA-SQ â TSA Store Queue) â en lĂ€cka frĂ„n bufferten för lagrade skrivoperationer (Store Queue) som möjliggör bestĂ€mmande av resultatet av skrivoperationer till minnet.
- CVE-2024-36357 (TSA-L1 â TSA L1 Data Cache) â en lĂ€cka genom L1D-cache.
SÄrbarheterna upptrÀder i AMD:s processorfamilj (Fam19h) baserade pÄ mikroarkitekturerna Zen 3 och Zen 4. Problemet förekommer till exempel i serierna av CPU:er AMD Ryzen 5000/6000/7000/8000, AMD EPYC Milan/Milan-X/Genoa/Genoa-X/Bergamo/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003/8004/9004/97X4, AMD Ryzen Embedded 5000/7000/V3000.
De förÀndringar som krÀvs för att blockera sÄrbarheten ingÄr i decemberuppdateringen av mikroprogramvaran och PI-firmware (Platform Initialization) som har överlÀmnats till OEM-tillverkare. Patcharna för att skydda mot sÄrbarheten har skickats för att inkluderas i Linux-kÀrnan (för att inaktivera skyddet som negativt pÄverkar prestandan finns det ett alternativ i kommandoraden för kÀrnan "tsa=off"). Korrigeringen har Àven lagts till hypervisorn Xen. För att blockera sÄrbarheten krÀvs bÄde en uppdatering av mikroprogramvaran och aktivering av skyddet pÄ kÀrn- eller hypervisornivÄ.
KĂ€lla: opennet.ru
