I ljuset av den kommande begrÀnsningen i chipstillverkning, dÀr det blir omöjligt att fortsÀtta minimera processteknikerna, har flermolekylÀr förpackning av kristaller kommit i förgrunden. Prestandan hos framtida processorer kommer att mÀtas i komplexiteten eller, bÀttre sagt, den omfattande lösningen. Ju fler funktioner som lÀggs pÄ en liten processorchip, desto mer kraftfull och effektiv blir hela plattformen. Processorn kommer att utgöra en plattform av mÄnga olika kristaller, sammankopplade med en hög hastighetsbuss som inte kommer att vara sÀmre (vad gÀller hastighet och förbrukning) Àn om det var en monolitisk kristall. Med andra ord, processorn blir bÄde moderkort och expansionskort, inklusive minne, periferiutrustning med mera.
Företaget Intel har redan demonstrerat implementeringen av tvÄ patenterade teknologier för spatial förpackning av olika kristaller i ett chassi. Dessa teknologier Àr EMIB och . Den första Àr inbyggda interfacestrukturer i "monterings"-substratet för horisontell arrangemang av kristaller, medan den andra Àr en tredimensionell eller staplad arrangemang av kristaller som inkluderar genomgÄende vertikala metalliseringskanaler, TSV. Genom EMIB-teknologin producerar företaget FPGA av generationen Stratix X och hybridprocessorer med Kaby Lake G, medan Foveros-teknologin kommer att realiseras i kommersiella produkter under andra halvan av detta Är. Till exempel kommer den att anvÀndas för att producera bÀrbara processorer med Lakefield.
SjÀlvklart kommer Intel inte att stanna vid detta och fortsÀtta att utveckla teknologier för progressiv kristallförpackning. Konkurrenterna sysslar med samma sak. BÄde och Samsung utvecklar teknologier för spatial arrangemang av kristaller (chiplets) och avser att dra nytta av dessa nya möjligheter.
Nyligen pÄ konferensen SEMICON West meddelade Intel Äterigen , att deras teknologier för flermolekylÀr förpackning utvecklas i god takt. Vid evenemanget presenterades tre teknologier vars implementering kommer att ske inom kort. Det bör noteras att inga av de tre teknologierna kommer att bli industriella standarder. Alla utvecklingar hÄlls hemliga av Intel, och kommer endast att erbjudas till kunder för kontraktstillverkning.
Den första av tre nya teknologier för rumslig paketering av chiplets kallas Co-EMIB. Detta Àr en kombination av den kostnadseffektiva EMIB-grÀnssnittsteknologin och Foveros chiplets. Multichipstapel Foveros kan kopplas ihop med horisontella EMIB-lÀnkar i komplexa system utan att förlora kapacitet eller prestanda. Intel hÀvdar att fördröjningen och kapaciteten för alla flernivÄgrÀnssnitt kommer att vara lika bra som i en monolitisk krets. Faktiskt, tack vare den maximala tÀtheten av heterogena chip, kommer den totala prestandan och energieffektiviteten för lösningen och grÀnssnitten att vara till och med högre Àn i fallet med en monolitisk lösning.
För första gÄngen kan Co-EMIB-teknologin implementeras för att producera hybrida processorer frÄn Intel för superdatorn Aurora, som förvÀntas levereras i slutet av 2021 (ett samarbetsprojekt mellan Intel och Cray). Prototypen av processorn visades pÄ SEMICON West som en stapel av 18 smÄ chip pÄ en stor chip (Foveros), vars par kopplades horisontellt genom EMIB-anslutningen.
Den andra av tre nya teknologier för rumslig paketering av Intel-chip kallas Omni-Directional Interconnect (ODI). Denna teknologi Àr i grunden anvÀndningen av EMIB- och Foveros-grÀnssnitt för horisontell och vertikal elektrisk anslutning av chip. Anledningen till att ODI lyfts fram separat Àr att företaget implementerade strömförsörjning av chiplets i stacken med hjÀlp av vertikala TSV-anslutningar. Detta tillvÀgagÄngssÀtt möjliggör effektiv strömfördelning. MotstÄndet i de 70-mikrometers TSV-kanalerna för strömförsörjning har avsevÀrt minskats, vilket minskar antalet nödvÀndiga kanaler för att ge ström och frigör utrymme pÄ chipet för transistorer (exempelvis).
Till slut har Intel Àven presenterat grÀnssnittet för kisel till kisel MDIO som en tredje teknik för flerchipspaketering. Det Àr en fysisk nivÄ av den avancerade grÀnssnittsbusserien (AIB) för interchip-signalutbyte. Rent tekniskt Àr detta den andra generationen av AIB, som Intel utvecklar pÄ uppdrag av DARPA. Första generationen av AIB introducerades 2017 och hade kapacitet att överföra data med en hastighet av 2 Gbit/s per kontakt. MDIO-bussen kommer att möjliggöra överföring med en hastighet av 5,4 Gbit/s. Denna lÀnk kommer att konkurrera med TSMC:s LIPINCON-buss. LIPINCON:s överföringshastighet Àr högre - 8 Gbit/s, men Intel MDIO har en högre densitet: 200 Gbyte/s per millimeter jÀmfört med 67, sÄ Intel pÄstÄr sig ha utvecklat nÄgot som Àr Ätminstone lika bra som konkurrentens.
KĂ€lla: 3dnews.ru
