FÄ vet att ARC-processorarkitekturen Àr en av de mest utbredda arkitekturerna tillsammans med ARM, MIPS och x86. Utvecklad pÄ 1980-talet tillÀmpas ARC-arkitekturen i olika mikrokontroller för en bred variation av högteknologiska produkter, och varje Är tillverkas cirka enheter.
Nyligen tillkÀnnagav Synopsys en ny generation av 32- och 64-bits ARC-processor kÀrnor, som lovar att öka prestandan tre gÄnger jÀmfört med sina föregÄngare och möjliggör skapandet av system-on-chip med 12 kÀrnor. Detta gör det möjligt för Synopsys att konkurrera med ARM inom flera nya omrÄden.
«Inbyggda applikationer som kontroller för solid state-enheter eller nÀtverksutrustning blir allt mer komplexa, vilket krÀver betydande ökning av prestanda vid begrÀnsad energiförbrukning och storlek», sade John Koeter, Senior Vice President för marknadsföring och strategi inom immateriella rÀttigheter pÄ Synopsys. «Med lanseringen av den nya ARCv3-arkitekturen och kÀrnorna ARC HS5x och HS6x kan utvecklare möta de vÀxande prestandakraven för sina SoC idag och i framtiden.»
De nya processorfamiljerna Synopsys DesignWare ARC inkluderar 32-bits kÀrnor och 64-bits kÀrnor . De nyligen tillkÀnnagivna processorerna Àr avsedda för en mÀngd olika applikationer, sÄsom kontroller för solid state-enheter (SSD), nÀtverkskontroller, autopiloter för fordon, infotainmentsystem för bilar och mÄnga fler. Med tanke pÄ de vÀxande kraven pÄ minneskapacitet möjliggör 64-bits ARC HD6x skapande av system med 4,5 Pbyte DRAM, medan enheterna baserade pÄ ARC HD5x fÄr nöja sig med lÀgre kapaciteter. Verkliga mÀngder stödminne kommer förmodligen att dikteras av det operativsystem som anvÀnds, och de synliga fördelarna med 64-bits CPU:er Àr en bredare pipeline och större registerfil.
NÀr det gÀller DesignWare ARC HS5x och DesignWare ARC HS6x-arkitekturerna stöder de ARCv3-instruktionsuppsÀttningen, som kan utökas med APEX-instruktioner (ARC Processor EXtensions) om nÄgon av kunderna behöver nÄgot specifikt. Dessutom Àr ARC HS57D utrustad med en ARCv3DSP digital signalprocessor som stöder 150 instruktioner. De nya kÀrnorna har en pipelinedjup pÄ 10 steg, kan exekvera tvÄ instruktioner per klockcykel och Àr ocksÄ utrustade med en 128-bitars flyttalsenhet. De mest avancerade versionerna av kÀrnorna stöder dessutom en andra nivÄns cache (L2) pÄ upp till 16 MB.
NÀr det kommer till prestanda uppger Synopsys 3 DMIPS per MHz vid heltalsberÀkningar och 5,1 CoreMark per MHz, vilket Àr mycket bra för kompakta kÀrnor med minimal energiförbrukning. SÄledes Àr 3 DMIPS per MHz högre Àn mÄnga kraftfulla processorer , medan 5,1 CoreMark per MHz Àr högre Àn nÄgot
Processorerna DesignWare ARC HS5x och HS6x frÄn Synopsys | |||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| InstruktionsuppsÀttning | ARCv3 | ||||
| APEX-instruktioner | Stöds | ||||
| Bitdjup | 32-bitars | 64-bitars | |||
| Instruktioner per cykel | 2 | ||||
| Pipelinedjup | 10 steg | ||||
| DSP | â | ARCv3DSP 150 instruktioner | â | â | â |
| Precision FPU | FP16, FP32, FP64 | ||||
| Processorcluster | 12 kÀrnor | ||||
| Acceleratorer per cluster | 16 acceleratorer | ||||
| L1 | Instruktionscache + Datacache | ||||
| L2 | â | â | 16 MB | â | 16 MB |
| Maximalt minneskapacitet | 64 GB (beroende pÄ OS) | 4,5 Petabyte | |||
| Klockfrekvens (pÄ t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS per kÀrna / 3 DMIPS per MHz | ||||
| CoreMark | 9180 CoreMark per kÀrna / 5,1 CoreMark per MHz | ||||
En av de centrala funktionerna i den nya familjen DesignWare ARC HS5x och DesignWare ARC HS6x Àr möjligheten att skapa system-on-chip (SoC) med 12 allmÀnna processorkÀrnor och 16 specialiserade acceleratorer. Varje kÀrna/accelerator i en sÄdan processor arbetar med sin egen klockfrekvens och anvÀnder sitt eget strömförsörjningssystem för att maximera energieffektiviteten. Tillsammans med de nya kÀrnorna erbjuder Synopsys ocksÄ en intern cache-kohÀrent anslutning med en överföringshastighet pÄ 800 GB/s.
SÄdana SoC-baserade arkitekturer pÄ ARC-arkitektur Àr inte sÀrskilt vanliga idag, men med tanke pÄ framtidens processorer för sjÀlvkörande system, datalagring, datastyrning, flerkÀrniga system och olika typer av acceleratorer kommer de enbart att vara till stor nytta. Detta ger Synopsys möjlighet att konkurrera med ARM-kÀrnor om en plats i SoC för de angivna tillÀmpningarna, vilket inte har intrÀffat tidigare. Redan har tillverkaren av solid-state-enheter Starblaze visat intresse för DesignWare ARC HS5x och DesignWare ARC HS6x-kÀrnorna.
"Utvecklare av högpresterande inbyggda lösningar stÀlls stÀndigt inför nya utmaningar nÀr det gÀller att uppnÄ hög prestanda med stora minnesmÀngder och begrÀnsningar av energiförbrukning och storlek," sade Bruce Cheng, forskningschef pÄ Starblaze. "Möjligheterna hos de nya 32-bitars processorerna ARC HS5x och 64-bitars processorerna HS6x frÄn Synopsys nÀr det gÀller flerkÀrnighet gör det möjligt för oss att nÄ en ny nivÄ av energieffektivitet som inte erbjuds av andra processorer som för nÀrvarande finns pÄ marknaden."
Synopsys kommer att börja erbjuda kÀrnor som ARC HS56, HS57D, HS58, HS66, HS68 samt deras multiprocessorversioner HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP frÄn och med tredje kvartalet 2020. Dessutom kommer företaget att erbjuda ett paket med ARC MetaWare Development Toolkit för skapande av chip baserade pÄ dessa kÀrnor samt en simulator och verifierare för att kontrollera SoC:s funktionalitet innan de implementeras i silikon. NÀr det gÀller operativsystemsstöd kommer de nya kÀrnorna att vara kompatibla med ett antal Linux-distributioner, Zephyr samt olika proprietÀra OS.
KĂ€lla: 3dnews.ru
