Libre-SOC-projektet, som utvecklar ett öppet chip med en hybridarkitektur i CDC 6600-stil, där CPU-, VPU- och GPU-instruktionerna inte separeras och erbjuds i en ISA för att minska chippets storlek och komplexitet. , har nått stadiet att överföra det första testprovet till produktion. Projektet utvecklades ursprungligen under namnet Libre RISC-V, men döptes om till Libre-SOC efter beslutet att ersätta RISC-V med OpenPOWER 3.0 instruktionsuppsättningsarkitekturen (ISA).
Projektet syftar till att skapa ett komplett, helt öppet och royaltyfritt system på ett chip (SoC) som kan användas i enkelkortsdatorer, netbooks och olika bärbara enheter. Utöver de CPU-specifika instruktionerna och registren för allmänna ändamål, tillhandahåller Libre-SOC möjligheter att utföra vektoroperationer och specialiserade beräkningar som är typiska för VPU:er och GPU:er i ett enda processorfunktionsblock. Chipet använder OpenPOWER-instruktionsuppsättningsarkitekturen, Simple-V-tillägget med instruktioner för vektorisering och parallell bearbetning av data, samt specialiserade instruktioner för ARGB-konvertering och vanliga 3D-operationer.
GPU-instruktioner är fokuserade på användning med Vulkans grafik-API och VPU på accelererande YUV-RGB-konvertering och avkodning av MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, Vorbis-format och Opus. En gratis drivrutin utvecklas för Mesa som använder funktionerna hos Libre-SOC för att tillhandahålla en hårdvaruaccelererad mjukvaruimplementering av Vulkans grafik-API. Till exempel kan Vulkan shaders översättas med hjälp av en JIT-motor för att exekvera med hjälp av specialiserade instruktioner tillgängliga i Libre-SOC.
I nästa testprototyp planerar de att implementera tillägget SVP64 (Variable-length Vectorisation), vilket gör att Libre-SOC kan användas som en vektorprocessor (utöver 32 64-bitars allmänna register kommer 128 register att tillhandahållas för vektorberäkningar). Den första prototypen innehåller bara en kärna som körs på 300 MHz, men inom två år planeras det att släppa en 4-kärnig version, sedan en 8-kärnig version och på sikt en 64-kärnig version.
Den första satsen av chippet kommer att produceras av TSMC med hjälp av 180nm processteknik. All utveckling av projektet distribueras under fria licenser, inklusive filer i GDS-II-formatet med en beskrivning av chipets fullständiga topologi, tillräckligt för att starta din egen produktion. Libre-SOC kommer att vara det första helt oberoende chipet baserat på Power-arkitekturen som inte produceras av IBM. Utvecklingen använde nMigen hårdvarubeskrivningsspråk (HDL baserat på Python, utan att använda VHDL och Verilog), FlexLib standardcellbibliotek från Chips4Makers-projektet och den kostnadsfria Coriolis2 VLSI-verktygssatsen för konvertering från HDL till GDS-II.
Utvecklingen av Libre-SOC finansierades av NLnet Foundation, som tilldelade 400 tusen euro för att skapa ett helt öppet chip som en del av ett program för att skapa verifierbara och pålitliga grundläggande tekniska lösningar. Chipet har en storlek på 5.5x5.9 mm och inkluderar 130 tusen logiska grindar. Den består av fyra 4KB SRAM-moduler och en 300 MHz faslåst slinga (PLL) enhet.
Källa: opennet.ru