Som ni vet har kuratorn för PCI Express-gränssnittet, den interindustriella gruppen PCI-SIG, bråttom för att kompensera för den långa eftersläpningen efter schemat med att lansera en ny version av PCI Express-bussen med specifikationer version 5.0. Den slutliga versionen av PCIe 5.0-specifikationerna har godkänts av detta , och under det nya året bör enheter med stöd för den uppdaterade bussen dyka upp på marknaden. Låt oss påminna dig om att jämfört med PCIe 4.0 kommer överföringshastigheten längs PCIe 5.0-linjen att fördubblas till 32 gigatransaktioner per sekund (32 GT/s).
Specifikationer är specifikationer, men för den praktiska implementeringen av det nya gränssnittet behövs fungerande kisel och block för licensiering till tredjepartskontrollerutvecklare. Ett av dessa beslut igår och idag vid en konferens i Taipei företag Astera Labs, Synopsys och Intel. Det hävdas att detta är den första heltäckande lösningen som är helt redo för implementering i produktion och för licensiering.
Plattformen som visas i Taiwan använder Intels förproduktionschip, Synopsys DesignWare-kontroller och företagets fysiska lager PCIe 5.0, som kan köpas under licens, samt retimers från Astera Labs. Retimers är chips som återställer integriteten hos klockpulser i närvaro av störningar eller i händelse av en svag signal.
Som du kan föreställa dig, när hastigheten för dataöverföring på en linje ökar, tenderar signalintegriteten att minska när kommunikationslinjerna förlängs. Till exempel, enligt specifikationerna för PCIe 4.0-linjen är överföringsräckvidden utan användning av kontakter på linjen endast 30 cm. För PCIe 5.0-linjen kommer detta avstånd att vara ännu kortare och även på ett sådant avstånd är det nödvändigt att inkludera retimers i styrkretsen. Astera Labs lyckades utveckla retimers som kan fungera både i PCIe 4.0-gränssnittet och som en del av PCIe 5.0-gränssnittet, vilket demonstrerades på konferensen.
Källa: 3dnews.ru